微型计算机系统概论

《微型计算机系统概论》由会员分享，可在线阅读，更多相关《微型计算机系统概论（68页珍藏版）》请在装配图网上搜索。

1、,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,单击此处编辑母版标题样式,,,,*,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,第一章 微型计算机系统概论,,第二章,8086/8088,微处理器,,第三章,8086,微处理器的指令系统,,第四章 汇编语言程序设计,,第五章 存储器系统,,第六章 输入,/

2、,输出接口,,第七章 中断与中断控制,,第八章,I/O,接口技术,,第九章 数模模数转换,,第十章 串行通讯技术,第一章 微型计算机系统概论,基本概念,,微型计算机系统,,微型计算机组成：,CPU,、存储器、,I/O,接口、总线,,掌握总线的概念和分类（按传输信息分）：地址总线、数据总线、控制总线,,微处理器、单片机、单板机基本概念,,冯诺依曼机的硬件体系结构,,计算机内信息表示,,微处理器,,严格讲，微处理器≠,CPU,,CPU ——,计算机中执行运算和控制功能的区域，由,算术逻辑部件,(ALU),和,控制部件,(CU),两大主要部分组成,,微处理器,——,把,CPU

3、,和,一组,称为,寄存器,（,Registers,）的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中,微处理器 微型计算机 微型计算机系统,,微型计算机,,以微处理器为核心，配上由大规模集成电路制作的只读存储器（,ROM,）、读写存储器（,RAM,）、输入／输出接口电路及系统,总线,等所组成的计算机，称为,微型计算机,。,,将这些组成部分集成在一片超大规模集成电路芯片上，称为单片微型计算机，简称,单片机,。,,微型计算机系统,,微型计算机系统,,——,以,微型计算机,为中心，配以相应的,外围设备,以及控制微型计算机工作的,软件,（软件分为系统软件和应用软

4、件两大类）。,,微型计算机如果不配有软件，通常称为裸机。,,单板机,,——,将微型计算机的各个部分都集成在一块印制电路板上，并配以简单的外设（如键盘）等，构成的一个简单的计算机系统。,,,,,,,,,,,,算术逻辑单元,(ALU),控制器,内部总线,微处理器,(CPU),存储器（,RAM,、,ROM,）,I/O,接口,系统总线,外围设备,系统软件、应用软件、数据库等,微 型 计 算 机 系 统,微型计算机,冯,·,诺依曼结构：,,由运算器、控制器、存储器、输入设备和输出设备五大部分组成,微型计算机的硬件体系结构,,控制器,,,输入设备 存储器

5、 输出设备,,,,运算器,,,,,,数据和程序以二进制代码的形式表示,,数据和程序存放在存储器中，存放位置由地址指定，地址码也是二进制形式,,控制器根据存放在存储器中的指令序列（即程序）工作，并由一个,程序计数器（,PC,）,控制指令的执行。,,CPU,,(,中央处理单元,),,Central Processing,,Unit,,ALU,,(,算术逻辑单元,),,Arithmetic Logic Unit,控制器,Memory,(,存储器,),,RAM,(,读写存储器,),ROM,(,只读存储器,),I/O,接口－主机与外设的匹配连接,BUS,(,总线,),,AB,(,地址总线,),DB,(,

6、数据总线,),CB,(,控制总线,),总线：传递信息的一组公共通信线，是传送信息的公共通道，微机系统采用总线结构连接系统功能部件,。,,数据总线（,DB,：,Data Bus,）,,处理器与存储器或外设交换信息的通道,,个数（条数）是一次能够传送数据的二进制位数,,地址总线（,AB,：,Address Bus,）,,指定存储器或外设的具体单元,,个数（条数）反映访问的主存储器容量或外设范围,,控制总线（,CB,：,Control Bus,）,,控制处理器数据传送等操作,一个信号两种状态（高或低）两种编码（,1,或,0,）,N,：,2,N,地址就是号码,计算机中的信息表示和处理,,计算机中信息以

7、二进制形式存储，书写时常用,16,进制,,无符号数表示,,掌握二进制无符号数表示,,掌握,BCD,码（压缩,BCD,码、非压缩,BCD,码）,,有符号数表示,,原码、补码、反码表示方法,,一个字节有符号数的范围、一个字的补码所表示的范围,,溢出，能够进行有符号数运算溢出判断,,ASCII,码，熟记,0~9,、,A~F,、,a~f,的,ASCII,码,,了解汉字内码的概念,位和字节,,位,(bit),是计算机所能表示的最小最基本的数据单位,;,,,取值只能为,0,或,1,的一个二进制数值位。位作为单位时记作,b,,字节,(byte),由,8,位二进制位组成，通常用作计算存储容量的单位。字节作

8、为单位时记作,B,,K,是,kelo,的缩写，,1K=1024B=2,10,；,,M,是,mega,的缩写，,1M=1024K=2,20,；,,G,是,giga,的缩写，,1G=1024M=2,30,；,,T,是,tera,的缩写，,1T=1024G=2,40,。,硬件基础知识,,三态门、,D,触发器、逻辑门的功能及其符号表示,,4LS244,、,74LS245,、,74LS273,、,74LS373,的功能,,计算机总线连接规则,——,计算机部件输出数据到总线时应加三态缓冲电路、总线输出到计算机部件时通常通过锁存器锁存,,计算机中信息分时传送原理,,计算机总线,---,三态门和,D,触发器在

9、总线中的应用,,三态门：增加驱动，用作数据输入时的缓冲。,,D,触发器,：信号保持，用作信息输出时的锁存。,,多个器件接入总线时，一定要使用三态电路,,,当需要使用总线的时候打开三态门，进行信息传递。,,,当不需要使用总线时，关闭三态门，使之处于高阻状态，而不影响别的器件使用总线。,第二章,8086/8088,微处理器,8086,微处理器内部结构,总线接口单元,BIU (Bus Interface Unit),：,主要负责物理地址的形成、预取指令、指令队列排队、读,/,写操作数和总线控制。,,,执行单元,EU (Execution Unit),：,主要负责指令译码和执行,8086/808

10、8,微处理器程序执行过程,指令队列中出现两个字节为空时自动按,CS,值和,IP,值组成,20,位实际物理地址到存储器中取指令，一次取两个字节指令存放到指令队列中。,,EU,从,BIU,指令队列中读取指令。,,由,EU,控制电路对指令进行译码分析，指出操作性质及操作对象。,EU,执行指令，如果执行指令时必需访问存储器或者,I/O,端口，则在,EU,中计算出操作数的,16,位地址偏移量送给,BIU,，由,BIU,的地址加法器形成,20,位物理地址。,BIU,根据,EU,请求，将操作数,20,位物理地址传递给存储器。,,BIU,取来操作数经总线控制逻辑传送到内部,EU,数据总线。,,EU,将取来的操

11、作数从内部总线送入,ALU,，进行指令指定的操作。,,EU,运算出的结果，经内部总线送到指定位置，若需要传送给存储器或者,I/O,端口，则由,EU,请求,BIU,产生,20,位实际目标地址，将结果写入存储器或者,I/O,接口。,总线接口单元,BIU,的组成,,段寄存器：,CS,、,DS,、,ES,、,SS,,指令指针寄存器,IP,,指令队列,,地址加法器∑,,其它组成部分：总线控制逻辑、暂存器,,掌握,BIU,功能,,执行单元,EU,的组成,,数据寄存器：,AX,、,BX,、,CX,、,DX,,地址指针寄存器：,SP,、,BP,、,SI,、,DI,,逻辑运算单元,ALU,,标志寄存器,FLAG

12、S,（,6,个状态标志和,3,个控制标志）,,掌握,EU,功能,8086,存储器和,I/O,端口管理,,8086,对存储器的分段管理,,段地址、偏移地址、逻辑地址、物理地址基本概念,,20,位物理地址的形成方法,,掌握,8086,对存储器和,I/O,端口的编址,,地址指针寄存器,SP,、,BP,、,SI,、,DI,以及,IP,、,BX,寻址时所默认的段及段超越概念,一,.,分段管理技术,,,1.,采用“分段管理”的原因,,Intel 8086,为标准的,16,位微处理器，,20,根地址总线管理,1MB,的存储空间。,,8086 CPU,中所使用的寄存器均是,16,位的，内部,ALU,也只能进行

13、,16,位运算，其寻址范围局限在,216,＝,65536(64K),字节单元。为了实现对,1M,字节单元的寻址，,80x86,系统采用了存储器分段技术。,8086,对主存储器的分段管理,,,,,数据段段基址,(DS),,数据段内偏移地址,扩展段段基址,(ES),堆栈段段基址,(SS),代码段段基址,(CS),每段地,,址空间,,最大,64K,,数据段,扩展段,堆栈段,代码段,物理地址,=,段地址,*16+,偏移地址,每个存储单元都具有一个唯一的,20,位编号，即,物理地址,，从,00000H,～,FFFFFH,。,每段起始位置的,20,位实际物理地址中的高,16,位称为段地址,(,段基址,),

14、，每段中某个存储单元距段起始位置的偏移量称为偏移地址。段地址和偏移地址合称为逻辑地址。,逻辑地址和物理地址,逻辑地址（,Logical Address,）,,在微处理器内部、程序员编程时采用的地址,,某个存储单元可以有多个逻辑地址,,逻辑地址＝,段基地址,∶,偏移地址,,段基地址,＝逻辑段在主存中的起始地址,,偏移地址,＝距离段基地址的位移量,,物理地址（,Physical Address,）,,地址总线上输出的地址，用于外部硬件连接,,每个存储单元只有一个唯一的物理地址,逻辑地址由微处理器在输出之前转换为物理地址,,108,208,308,106,206,306,107,207,307,10

15、9,209,309,110,105,104,103,102,101,210,205,204,203,202,201,310,305,304,303,302,301,08,18,28,06,16,26,07,17,27,09,19,29,10,05,04,03,02,01,20,15,14,13,12,11,30,25,24,23,22,21,逻辑地址＝相对地址：,205,（,2,层,05,号房间）,物理地址＝绝对地址：,15,（第,15,号房间）,示意图,8086,系统和外部设备之间通过,I/O,芯片接口，每个,I/O,芯片对应一个或几个端口。,,8086,对,I/O,端口操作，需要专门的,I

16、N,、,OUT,指令，并且只能通过累加器（,AX/AL,）来完成。,,存储器和,I/O,端口分别独立编址,,存储器的地址范围是,00000 – 0FFFFFH,,I/O,端口的地址范围是,0000 – 0FFFFH,8086,对,I/O,的管理,8086,引脚信号和工作模式,,掌握最小模式、最大模式基本概念,,掌握,8086,最小模式下引脚信号和功能（,READY,引脚和,/TEST,引脚仅作了解）,,掌握,8086/8088,最小模式下的总线连接,,了解,8086/8088,最大模式下的总线连接,,了解,8086,最大模式下重新定义的,8,个引脚信号功能,,了解,8088,与,8086,引脚

17、信号和功能的区别,8086,操作和时序,,了解,8086/8088,时钟电路和复位电路,,掌握,8086/8088,的复位操作,,了解微机的启动过程,,掌握时钟周期、总线周期、指令周期基本概念,,了解存储器读,/,写时序、,I/O,端口读,/,写时序,第三章,8086,微处理器的指令系统,掌握,8086/8088 CPU,寻址方式,,获得数据或者数据地址信息的方式称为,寻址方式,,数据寻址方式,寄存器相对寻址,,基址变址寻址,,相对基址变址寻址,,I/O,端口直接寻址,,I/O,端口间接寻址,隐含寻址,,立即数寻址,,寄存器寻址,,直接寻址,,寄存器间接寻址,程序寻址方式,,段内直接寻址,,近

18、跳转,,远跳转,,段内间接寻址,,段间直接寻址,,段间间接寻址,熟练掌握,8086/8088 CPU,指令系统,,传送类指令,,MOV,、,PUSH,、,POP,、,XCHG,、,IN,、,OUT,、,XLAT,、,LEA,、,LDS,、,LES,、,SAHF,、,LAHF,、,PUSHF,、,POPF,,算术运算类指令,,ADD,、,ADC,、,INC,、,SUB,、,SBB,、,DEC,、,CMP,、,NEG,、,MUL,、,IMUL,、,DIV,、,IDIV,、,CBW,、,CWD,,BCD,码调整指令,,掌握,DAA,调整指令,,了解,DAS,、,AAA,、,AAS,、,AAM,、,A

19、AD,指令,逻辑运算及移位操作指令,,AND,、,OR,、,NOT,、,XOR,、,TEST,、,SHL,、,SHR,、,SAL,、,SAR,、,ROL,、,ROR,、,RCL,、,RCR,,串操作指令,,MOVS,、,STOS,、,LODS,、,CMPS,、,SCAS,,掌握重复前缀使用：,REP,、,REPZ/REPE,、,REPNZ/REPNE,控制转移类指令,,掌握子程序调用和返回指令：,CALL,、,RET,、,RET n,,掌握无条件转移和条件转移指令,,条件转移指令：,,判断单个状态标志的条件转移指令：,JZ,、,JNZ,、,JS,、,JNS,、,JO,、,JNO,、,JP,、

20、,JNP,、,JC,、,JNC,,判断无符号大小的条件转移指令：,JA,（,JNBE,）、,JAE,（,JNB,）、,JE,（,JZ,）、,JNE,（,JNZ,）、,JB,（,JNAE,）、,JBE,（,JNA,）,,判断有符号数大小的条件转移指令：,JG,（,JNLE,）、,JGE,（,JNL,）、,JL,（,JNGE,）、,JLE,（,JNG,）,,判断,CX,寄存器的条件转移指令：,JCXZ,掌握循环控制指令,,LOOP,、,LOOPZ,（,LOOPE,）、,LOOPNZ,（,LOOPNE,）,,掌握中断指令：,INT n,、,IRET,、,INTO,,掌握,CPU,控制类指令,,掌握

21、标志控制类指令,,CLC/STC/CMC,,CLD/STD,,CLI/STI,,了解处理器控制指令：,NOP,、,HLT,、,WAIT,、,ESC,、,LOCK,第四章 汇编语言程序设计,伪指令,,常用伪指令：,DB,、,DW,、,DD,、,DQ,、,ORG,、,OFFSET,、,SEG,、,PTR,、,ASSUME,、,EQU,、,$,、,DUP,等,,掌握段的定义：,SEGMENT / ENDS,,掌握过程的定义：,PROC / ENDP,,了解汇编语言中的标记（标号、注释等）,,DOS,功能调用,程序结构,,,程序由语句构成，每条语句占一行。,,指令性语句,(,指令语句,),,,指

22、示性语句,(,伪指令语句,),,,分段结构,,程序按段编写,,,与,8086,内存分段编址对应,,段由伪操作,SEGMENT,开始、,ENDS,结束,,,,程序最后,END,结束语句，后跟启动地址,,启动地址指程序开始执行第一条语句。,,,程序中设有返回,DOS,的功能。,,使程序执行完后返回,DOS,系统的命令接受状态。,,,程序中用到内存操作数时，按操作数的寻址方式，给相应的段寄存器赋值,;,汇编语言程序结构例,,;,实现数据传送功能,,aa SEGMENT,,;,数据段,1,,str1 DB 'Hello!’,,aa ENDS,,bb SEGMENT,,;,数据段,2,,str

23、2 DB 6 dup (?),,bb ENDS,,cc SEGMENT,,;,代码段,,,ASSUME CS:cc, DS:aa, ES:bb,,start: CLD,,MOV AX , aa,,MOV DS , AX,,LEA SI , str1,,MOV AX , SEG str2,,MOV ES , AX,,MOV DI ,OFFSET str2,,MOV CX , 6,,REP MOVSB,,,MOV AH , 4CH,,INT 21H,,;,返回,DOS,,cc ENDS,,,END start,;,指示程序

24、结束,熟练掌握使用汇编语言设计程序,,顺序结构程序设计,,分支结构程序设计,,循环程序设计,,子程序设计,,子程序的参数传递方法,,通过寄存器传递参数,,通过全局变量传递参数,,通过堆栈传递参数,,通过代码段来传递参数,,字符串处理,,码制转换程序,第五章 存储器系统,存储器基本知识,,存储器按材料分类：磁性存储器、光盘、半导体存储器,,存储器按位置分类,,内部存储器,,内部,CACHE,,外部,CACHE,,外部存储器,,外部存储器,,半导体存储器按功能分类：,,随机存取存储器,RAM,,DARM,,SRAM,,只读存储器,,掩膜型,ROM,,可编程,ROM,（,PROM,）,,紫外线

25、可擦除、可编程,ROM,（,EPROM,）,,可用电擦除、可编程,ROM,（,E,2,PROM,）,存储器扩展方法,,存储器数据宽度扩展方法,,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数,,其它连接都一样,,这些芯片应被看作是一个整体,,存储器字节数扩展方法,,通过将存储芯片的片选端与系统的高位地址线相关联来实现,8086/8088,计算机与存储器连接,,了解,8086/8088,存储器空间,,8086,系统有,20,根地址线，,16,根数据线，寻址空间为,1,MB,,偶地址数据,由数据线低8位传送,,奇地址数据由数据线高8位传送,,奇,、,偶地址数据存取分别由,BHE,和,A0

26、,控制,存储器连接,,存储芯片的数据线,,存储芯片的地址线,,存储芯片的片选端,,存储芯片的读写控制线,8088,全地址译码方式的存储器连接,,8086,全地址译码方式的存储器连接,,部分译码方式、线译码方式、不译码方式的存储器连接,全译码方式,,使用全部微处理器地址总线,,片内寻址：低位地址与存储器芯片地址引脚相连,,片选寻址：高位地址经译码与存储器芯片片选引脚相连,,译码方式,,只使用部分微处理器地址总线进行译码,,没有使用的地址信号对存储器芯片的工作不产生影响,部分译码,,地址重复,,译码简单,全译码,,地址唯一,,空间连续,第六章 输入,/,输出接口,输入,/,输出基本概念,,接

27、口、端口的基本概念,,接口,：外设与总线之间的中间环节，是计算机与外设交换信息的控制电路。,,端口,：接口电路中可以被寻址访问的存储单元。可分为数据端口、状态端口、控制端口。,,一个接口电路可以具有多个,I/O,端口（寄存器），每个端口用来,保存和交换不同的信息,,可分为数据端口、状态端口、控制端口，,用于保存数据、状态和控制信息,。,接口的功能,,数据缓冲,：外设数据输入到总线时需要缓冲。,,数据锁存,：总线数据输出到外设时的锁存，解决,CPU,与外设速度不匹配问题。,,传输控制命令和状态信息,：计算机与外设有时需使用硬件握手。例如：计算机利用查询输出到打印机。,,信息转换,：串并转换、数模

28、转换、电平格式转换,,对,I/O,端口寻址：,对各设备的,I/O,端口译码寻址,I/O,端口的编址方式,,,I/O,端口与存储器统一编址,,,把一个外设端口看作存储器的一个单元，占用存储器的地址空间,，利用对存储器的读写操作完成数据的输入和输出。,,优点,,不需要专门的输入输出指令,,可使用全部对存储器操作的指令，指令数量多,,端口数量多,,缺点,,占用存储器空间,,寻址时地址线数多,,,译码复杂,0,,,地址空间,(,共,1MB),,内存地址,,(960KB),I/O,地址,,(64KB),,FFFFFH,EFFFFH,,F0000H,I/O,端口独立编址,,,计算机单独给外设端口编址，,I

29、/O,端口具有独立的地址空间,。计算机需用控制信号区分存储器空间和,I/O,端口空间（例,8086 CPU,的,M/IO,）。,,优点,,I/O,空间较存储器空间小，地址线少，译码电路相对简单,。,,不占用存储器空间,,缺点,,要有专门输入输出指令，寻址方式少，不灵活,80x86,采用,I/O,端口独立编址,00000H,,内存地址空间,,内存空间,,(1MB),FFFFFH,,I/O,空间,,(64KB),,FFFFH,I/O,地址空间,0000H,8086 I/O,空间,,8086,系统使用,16,根地址线（,A15~A0,）寻址,I/O,端口，可寻址,64KB,个,I/O,端口；,,偶地

30、址端口数据使用低,8,位数据总线传送，奇地址端口数据使用高,8,位数据总线传送；,,奇、偶地址端口的数据传送由,BHE,和,A0,控制；,,I/O,端口的读,/,写选通信号为,IOR,和,IOW,。,,计算机系统中，多使用,8,位端口。,8086,系统的,8,位端口使用数据线的低,8,位传送信息，所以端口地址的编址多为偶地址。,,8088/8086 CPU,的,I/O,编址方式,,采用,I/O,独立编址方式,(,但地址线与存储器共用,),,地址线上的地址信号用 来区分：,,时为,I/O,地址,,I/O,操作只使用,20,根地址线中的,16,根：,A,15,～,A,0,,可,

31、寻址的,I/O,端口数为,64K(65536),个,,I/O,地址范围为,0,～,FFFFH,,IBM PC/XT,只使用了,1024,个,I/O,地址,(0,～,3FFH),M/IO=0,M/IO,控制总线,CB,地址总线,AB,I/O,接口电路,数据,控制,状态,数据总线,DB,,,CPU,,,外设,控制寄存器,状态寄存器,数据寄存器,,,I/O,接口的典型结构,CPU,与外设的数据传送方式,,无条件数据传输方式,,查询传输方式,,中断传输方式,,了解,DMA,传输方式及,DMA,控制器,8237,,常用输入,/,输出电路设计,无条件传送,微处理器与慢速变化的设备交换数据,,外设总是处于,

32、“,就绪,”,状态，随时可以进行数据传送,,无条件传送的接口电路：,只考虑数据缓冲,,无条件传送的软件编程：十分简单,输入时执行输入,IN,指令,,,mov,dx,8000h,,,in,al,dx,,,mov,,bufin,al,输出时执行输出,OUT,指令,,,mov,,al,bufout,,,mov,dx,8000h,,,out,dx,al,无条件传送接口电路,输入接口电路连接开关：读取开关状态,,输出接口电路连接发光二极管,LED,,功能要求：开关闭合时，将相应,LED,点亮,,调用延时子程序,DELAY,保持一定时间,,,mov,dx,8000h,;DX,指向输入端口,,,in,al,

33、dx,;,从输入端口读开关状态,,,not al,;,求反,,,out,dx,al,;,送输出端口显示,,,call delay,;,调子程序,DELAY,进行延时,示意图,查询传送,查询传送有,查询,和传送两个环节,,首先查询外设工作状态,,检测、等待外设准备就绪,,进行数据传输,,设计实现查询功能的电路,,连接外设的状态输入信号,,保存在,状态寄存器,中,,通过状态端口读取,,实际中常引入超时判断,,查询需大量时间，效率较低,查询输入接口,读取状态端口查询外设状态，若已就绪，读取数据端口得到外设提供的数据,,,mov,dx,5001h,;DX,指向,状态端口,,status: in,al,

34、dx,;,读状态端口,,,test al,01h,;,测试状态位,D0,,,jz,status,,;D0,＝,0,，未就绪，继续查询,,,dec,,dx,,;D0,＝,1,，就绪，,DX,改指,数据端口,,,in,al,dx,;,从数据端口输入数据,示意图,查询输出接口,读取状态端口查询外设状态，若已就绪，将数据写入数据端口输出给外设,,,mov,dx,5001h,;DX,指向,状态口,,status: in,al,dx,;,读取状态口的状态数据,,,test al,80h,;,测试标志位,D7,,,jnz,status,,;D7,＝,1,，未就绪，继续查询,,,dec,,dx,,;D7,＝,

35、0,，就绪，,DX,改指,数据口,,,mov,,al,buf,;,将变量,BUF,送,AL,,,out,dx,al,;,将,AL,中的数据送数据口,示意图,中断传送,微处理器在执行程序过程中，被内部或外部的事件所打断，转去执行一段预先安排好的中断服务程序；服务结束后，又返回原来的断点，继续执行原来的程序,,中断源,,引起中断的事件或原因,,内部中断,,外部中断,,可屏蔽中断,,非屏蔽中断,第七章 中断与中断控制,PC,机中断系统,,基本概念,,了解中断的功能,,掌握中断源、现场、断点、返回地址的概念,,了解中断的原理和实现,,中断优先级,,了解优先级的概念,,掌握,PC,机对中断优先级的

36、处理规则,断点：,CPU,响应中断时，会停止当前执行程序，转去执行中断处理程序，原程序被打断的地方,,断点地址：,中断处理程序结束后，返回原程序恢复执行的第一条指令的地址，又称,“返回地址”,。,,现场,是指进入中断服务程序之前,CPU,各个寄存器的状态。,,中断系统的功能,,（一）实现中断及返回,,检测中断,,响应中断时保护断点和现场,,中断服务完成时将中断申请信号撤销,,中断服务完成后恢复现场和断点，返回原程序,,（二）对中断进行控制,,对中断申请进行控制,,对中断响应进行控制,,（三）实现优先权排队,,（四）寻找中断源,,优先权排队,,当系统中多个中断源同时发出中断请求时，,CPU,按照

37、重要性和急迫性,(,中断优先级,),择优响应：,,不同优先级同时请求时，,CPU,先响应高优先级中断；,,CPU,在处理低优先级中断时，若出现高优先级中断请求，则转去处理高优先级中断,(,中断嵌套,),；,,CPU,在处理高优先级中断时，若出现低优先级中断请求，暂不响应；,,CPU,在处理中断时，若出现同级别中断请求，则等当前中断处理完后，才处理新的请求。,8086/8088,的中断结构,,中断的分类：硬件中断和软件中断,,中断类型码,,可屏蔽中断、不可屏蔽中断,2,个硬件中断,,常用软件中断,,除数为,0,中断（,INT 0,）,,单步中断（,INT 1,）,,断点中断（,INT 3,

38、）,,INTO,指令（中断类型码为,4,）,,INT n,指令,中断源,,任何能引发中断的事件都称为,中断源,，可分为：,,硬件中断源：,I/O,设备，系统时钟，故障源等,,软件中断源：,程序中断指令,(INT 3),，指令运行出错,(INTO),等,,8086/8088,的外部中断信号：,INTR,、,NMI,,INTR,——,可屏蔽中断请求，高电平有效，受,IF,标志的控制。,IF=1,时，执行完当前指令后,CPU,对它作出响应。,,NMI,——,非屏蔽中断请求，上升沿有效，任何时候,CPU,都要响应此中断请求信号。,查询中断的顺序，,决定了各种中断源的优先权,,软件中断,,除法错中断,

39、,指令中断,,溢出中断,,非屏蔽中断,,可屏蔽中断,,单步中断,高,低,PC,机的中断向量,中断向量：中断服务程序的入口地址（首地址）每个中断类型码对应一个中断向量,,每个中断向量需占用,4,个字节。中断向量的低字是偏移地址,(IP),，低字节在前，高字节在后；高字是段地址,(CS),，低字节在前，高字节在后,,8086/8088,微处理器从物理地址,000H,开始，依次安排各个中断向量，向量号也从,0,开始,,8086/8088,CPU,在内存,00000H,～,003FFH,的,1KB,地址空间内，为,256,个中断建立一个,中断向量表,，,中断向量表就是中断服务程序入口地址表。,类型,

40、255,指针,,,,,,,除数为,0,,单步,非屏蔽,断点,溢出,003FCH,00000H,00004H,00008H,0000CH,00010H,,CS,IP,段地址,偏移量,,每个,中断类型码,对应一个中断向量，即,4,个字节的程序入口地址，中断类型码乘以,4,便可得到中断向量表中存放中断服务程序入口地址的存储单元的偏移量。,,,,0,～,4,： 专用中断类型,,5,～,1FH,：保留中断类型,(,可修改中断服务程序,),,20H,～,0FFH,：用户可用中断类型,,其中：,8,～,0FH,是,8,个硬件中断,中断类型码为,N,的中断向量的物理地址＝,N×4,中断响应过程

41、,,中断检测,,,CPU,在每条指令执行的最后一个时钟周期检测中断请求，如果出现以下之一，则进入中断响应周期。,,有软件中断,,有,NMI,中断信号,,有,INTR,中断信号，而且,CPU,允许中断响应，即,IF=1,,获取中断类型码,,若是,INTR,，则产生,INTA,信号，中断源通过数据总线的低,8,位将中断类型码传送给,CPU,；,,其余默认类型码；,得到中断向量,,系统根据中断类型码形成中断服务程序的入口地址，转入中断服务程序执行，每个中断都有自己的处理程序。,,中断服务处理,,进入中断服务程序后，通常由以下步骤组成,,保护现场，开中断,,中断处理,,关中断，恢复现场，又开中断,,用

42、中断返回指令,(IRET),返回,,6.,中断返回：,从堆栈中恢复断点处,CS:IP,和,FLAG,保护断点,,系统自动将标志寄存器压入堆栈，清除,TF,和,IF,，并将断点处的,CS,和,IP,压入堆栈，先压,CS,后压,IP,。,中断控制器,8259,,了解,8259,功能、内部结构及引脚信号,,8259,与计算机的连接,,单片,8259,与计算机的接口电路,,2,片,8259,级联与计算机的接口电路,,8259,的初始化命令字,ICW1~ICW4,,8259,操作命令字,,操作命令字,OCW1,（掌握对,8259,中断申请的屏蔽和允许）,,操作命令字,OCW2,，主要是其中,EOI,位的

43、功能和操作,,了解操作命令字,OCW3,中断初始化举例,,IBM PC/XT,机对单片,8259,的初始化,,IBM AT/286,以上机器对,2,片级联的,8259,的初始化,,中断的编程方法,,中断向量的保存与安装,,中断服务程序的编写,,中断服务程序与主程序协调工作,定时器,/,计数器,8253,,8253,功能、内部结构,,8253,与计算机的连接,,8253,的控制字,,8253,的工作方式,,方式,0——,计数结束产生中断方式,,方式,1——,可重新触发的单稳态触发器,,方式,2——,分频器方式,,方式,3——,方波发生器方式,,方式,4——,软件触发选通方式,,方式,5——,硬件

44、触发选通方式,,8253,的编程与应用,,ROM BIOS,对,8253,定时器,0,、定时器,1,、定时,2,的初始化,,8253,应用,第八章,I/O,接口技术,第九章 模数数模转换,DAC,接口电路设计及应用,,8,位,DAC,接口电路、,T,型电阻解码网络实现,DAC,原理,,利用,8,位,DAC,产生正向锯齿波、负向锯齿波、三角波,,ADC,接口电路设计及应用,,常用,AD,转换方法,,了解用软件和,DAC,实现逐次逼近式,ADC,的设计,,第十章 串行通信,异步串行通信、同步串行通信的特点,,掌握波特率、线路传输方式、信号传输方式的基本概念,,RS-232C,标准及其,9,针信号定义,,掌握,RS-232C,的电平标准,,两台,PC,机通过,RS232,接口进行串行通信的硬件连接,,