计算机组成原理第4章 存储器

《计算机组成原理第4章 存储器》由会员分享，可在线阅读，更多相关《计算机组成原理第4章 存储器（112页珍藏版）》请在装配图网上搜索。

1、单击此处编辑母版标题样式,,,*,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,第,４,章 存 储 器,4.1 概述,4.2 主存储器,4.3 高速缓冲存储器,4.4 辅助存储器,,4.1 概 述,一、存储器分类,1. 按存储介质分类,(1) 半导体存储器,(2) 磁表面存储器,(3) 磁芯存储器,(4) 光盘存储器,易失,TTL 、MOS,磁头、载磁体,硬磁材料、环状元件,激光、磁光材料,非,,易,,失,,(1) 存取时间与物理地址无关（随机访问）,顺序存取存储器 磁带,2. 按存取方式分类,(2) 存取时间与物理地址有关（串行访问）,随机存储器

2、,只读存储器,直接存取存储器 磁盘,在程序的执行过程中,可,读,可,写,在程序的执行过程中,只,读,,磁盘、磁带、光盘,高速缓冲存储器（,Cache）,Flash Memory,存,,储,,器,主存储器,辅助存储器,MROM,PROM,EPROM,EEPROM,RAM,ROM,静态,RAM,动态,RAM,3. 按在计算机中的作用分类,,高,低,,小,大,快,慢,辅存,寄存器,缓存,主存,磁盘,光盘,磁带,光盘,磁带,速度,容量,价格 位,／,1. 存储器三个主要特性的关系,二、存储器的层次结构,CPU,CPU,主机,,缓存,CPU,主存,辅存,2. 缓存 主存层次和主存

3、 辅存层次,缓存,主存,辅存,主存,虚拟存储器,10,ns,20,ns,200,ns,ms,虚地址,逻辑地址,实地址,物理地址,主存储器,（速度）,（容量）,,4.2 主存储器,一、概述,1. 主存的基本组成,存储体,驱动器,,译码器,MAR,控制电路,读,,写,,电,,路,MDR,地址总线,数据总线,读,写,…,…,…,…,…,,2. 主存和,CPU,的联系,MDR,MAR,CPU,主 存,读,数据总线,地址总线,写,,,高位字节,地址为字地址,,低位字节,地址为字地址,设地址线,24,根,按,字节,寻址,按,字,寻址,若字长为,16,位,按,字,寻址,若字长为,32,位,字地址,字

4、节地址,11,10,9,8,7,6,5,4,3,2,1,0,8,4,0,字节地址,字地址,4,5,2,3,0,1,4,2,0,3. 主存中存储单元地址的分配,2,24,= 16,M,8,M,4,M,,(2) 存储速度,4. 主存的技术指标,(1) 存储容量,(3) 存储器的带宽,主存,存放二进制代码的总位数,,读出时间 写入时间,存储器的,访问时间,,存取时间,存取周期,读周期 写周期,,连续两次独立的存储器操作,（读或写）所需的,最小间隔时间,,位/秒,,芯片容量,二、半导体存储芯片简介,1. 半导体存储芯片的基本结构,译,,码,,驱,,动,存,,储,,矩,,阵,读,,写,,电

5、,,路,1,K×4,位,16,K×1,位,8,K×8,位,片选线,读/写控制线,地,,址,,线,…,数,,据,,线,…,地址线,（单向）,数据线,（双向）,10,4,14,1,13,8,,二、半导体存储芯片简介,1. 半导体存储芯片的基本结构,译,,码,,驱,,动,存,,储,,矩,,阵,读,,写,,电,,路,片选线,读/写控制线,地,,址,,线,…,数,,据,,线,…,片选线,读,/,写控制线,（低电平写 高电平读）,（允许读）,CS,CE,WE,（允许写）,WE,OE,,存储芯片片选线的作用,用 16,K,×,1,位 的存储芯片组成 64,K,×,8,位 的存储器,,,,,,,,,,32

6、片,当地址为 65 535 时，此 8 片的片选有效,8片,,16,K,×,1,位,8片,,16,K,×,1,位,8片,,16,K,×,1,位,8片,,16,K,×,1,位,,0,0,15,0,15,7,0,7,,读/写控制电路,,地,,址,,译,,码,,器,,字线,0,15,…,…,16×8矩阵,…,…,…,0,7,D,0,7,D,位线,读 / 写选通,A,3,A,2,A,1,A,0,…,…,2. 半导体存储芯片的译码驱动方式,(1) 线选法,0,0,0,0,0,0,0,7,…,0,…,0,7,…,D,0,7,D,读 /,写,选通,,读/写控制电路,,,A,3,A,2,A,1,A,0,A,4

7、,0,31,0,0,31,0,31,31,,Y,地址译码器,,X,,地,,址,,译,,码,,器,,32×32,,矩阵,…,…,A,9,I/O,A,8,A,7,A,5,6,A,Y,0,Y,31,X,0,X,31,,D,读/写,…,…,(2) 重合法,0,0,0,0,0,0,0,0,0,0,0,0,31,0,0,31,…,…,I/O,D,0,0,读,,三、随机存取存储器 (,RAM ),1. 静态,RAM (SRAM),(1) 静态,RAM,基本电路,A,´,触发器非端,1,T,4,T,~,,触发器,5,T,T,6,、,,行开关,7,T,T,8,、,,列开关,7,T,T,8,、,,一列共用,A,,

8、触发器原端,T,1,~,T,4,T,5,T,6,T,7,T,8,A,´,A,写放大器,写放大器,D,IN,写选择,读选择,D,OUT,读放,位线,A,位线,A,´,列地址选择,行地址选择,T,1,~,T,4,,A,´,T,1,,~,T,4,T,5,T,6,T,7,T,8,A,写放大器,写放大器,D,IN,写选择,读选择,读放,位线,A,位线,A,´,列地址选择,行地址选择,D,OUT,,①,静态,RAM,基本电路的,读,,操作,行选,,T,5,、T,6,开,T,7,、T,8,开,列选,读放,D,OUT,V,A,T,6,T,8,D,OUT,读选择有效,,T,1,~,T,4,T,5,T,6,T,7

9、,T,8,A,´,A,D,IN,位线,A,位线,A,´,列地址选择,行地址选择,写放,写放,读放,D,OUT,写选择,读选择,,②,静态,RAM,基本电路的,写,,操作,行选,T,5,、T,6,开,两个写放,D,IN,列选,T,7,、T,8,开,（左）,,反相,T,5,A,´,（右）,,T,8,T,6,A,D,IN,D,IN,T,7,写选择有效,,T,1,~,T,4,,(2) 静态,RAM,芯片举例,①,Intel 2114,外特性,存储容量,,1,K,×,4,,位,,I/O,1,I/O,2,I/O,3,I/O,4,A,0,A,8,A,9,WE,CS,V,CC,GND,Intel 2114,…

10、,,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,A,3,A,4,A,5,A,6,A,7,A,8,A,0,A,1,A,2,A,9,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,第一组,第二组,第三组,第四组,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,

11、48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,第一组,第二组,第三组,第四组,0,0,0,0,0,0,0,0,0,0,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,,第一组,第二组,第三组,第四组,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,

12、地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,15,0,31,16,47,32,63,48,…,…,…,…,,第一组,第二组,第三组,第四组,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,

13、列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,0,…,16,48,32,…,…,…,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47

14、,32,63,48,…,…,…,…,0,…,16,48,32,…,…,…,第一组,第二组,第三组,第四组,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,0,16,32,48,CS,WE,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,…,16,48,32,…,…,…,第一组,第二组,第三组,第四组,,②,I

15、ntel 2114 RAM,矩阵,(64,×,,64),读,15,0,31,16,47,32,63,48,…,…,…,…,0,16,32,48,0,0,0,0,0,0,0,0,0,0,…,…,…,…,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,…,…,…,…,第一组,第二组,第三组,第四组

16、,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,15,0,31,16,47,32,63,48,…,…,…,…,0,16,32,48,0,…,16,48,32,…,…,…,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,…,…,…,…,第一组,第二组,第三组,第四组,,②,

17、Intel 2114 RAM,矩阵,(64,×,,64),读,15,0,31,16,47,32,63,48,…,…,…,…,0,16,32,48,读写电路,读写电路,读写电路,读写电路,0,…,16,48,32,…,…,…,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,…,…,…,…,第一组

18、,第二组,第三组,第四组,,②,Intel 2114 RAM,矩阵,(64,×,,64),读,15,0,31,16,47,32,63,48,…,…,…,…,0,16,32,48,读写电路,读写电路,读写电路,读写电路,0,…,16,48,32,…,…,…,I/O,1,I/O,2,I/O,3,I/O,4,,A,3,A,4,A,5,A,6,A,7,A,8,A,0,A,1,A,2,A,9,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行

19、,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,第一组,第二组,第三组,第四组,,③,Intel 2114,,RAM,矩阵,(64,×,,64),写,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,第一组,第二组,第三组,第四组,0,0,0,0,0,0,0,0,0,0,,③,Inte

20、l 2114,,RAM,矩阵,(64,×,,64),写,,第一组,第二组,第三组,第四组,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,,③,Intel 2114,,RAM,矩阵,(64,×,,64),写,15,0,31,16,47,32,63,48,…,…,…,…,,第一组,第二组,第三组,

21、第四组,,③,Intel 2114,,RAM,矩阵,(64,×,,64),写,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,WE,CS,0,…,16,48,32,…,…,…,,第一组,第二组,第三组,第四组,,③,Intel 211

22、4,,RAM,矩阵,(64,×,,64),写,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,I/O,1,I/O,2,I/O,3,I/O,4,0,…,16,48,32,…,…,…,,第一组,第二组,第三组,第四组,,③,Intel 2

23、114,,RAM,矩阵,(64,×,,64),写,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,I/O,1,I/O,2,I/O,3,I/O,4,读写电路,读写电路,读写电路,读写电路,0,…,16,48,32,…,…,…,,第一组,

24、第二组,第三组,第四组,,③,Intel 2114,,RAM,矩阵,(64,×,,64),写,I/O,1,I/O,2,I/O,3,I/O,4,WE,CS,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,I/O,1,I/O,2,I/O,3,I/O,4,读写电路,读写电路,读写电路,读写电路,0,

25、…,16,48,32,…,…,…,,第一组,第二组,第三组,第四组,,③,Intel 2114,,RAM,矩阵,(64,×,,64),写,I/O,1,I/O,2,I/O,3,I/O,4,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,WE,CS,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,读写电路,读写电路,读写电路,读写电路,I/O,

26、1,I/O,2,I/O,3,I/O,4,0,…,16,48,32,…,…,…,,第一组,第二组,第三组,第四组,,③,Intel 2114,,RAM,矩阵,(64,×,,64),写,I/O,1,I/O,2,I/O,3,I/O,4,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,…,…,…,…,…,…,…,…,0,1,63,0,15,…,…,行,地,址,译,码,列,地,址,译,码,WE,CS,0,0,0,0,0,0,0,0,0,0,15,0,31,16,47,32,63,48,…,…,…,…,I/

27、O,1,I/O,2,I/O,3,I/O,4,读写电路,读写电路,读写电路,读写电路,0,16,32,48,0,…,16,48,32,…,…,…,,A,CS,D,OUT,地址有效,地址失效,片选失效,数据有效,数据稳定,高阻,(3) 静态,RAM,读,时序,t,A,t,CO,t,OHA,t,OTD,t,RC,片选有效,读周期,,t,RC,,地址有效 下一次地址有效,读时间,,t,A,,地址有效,数据稳定,t,CO,,片选有效,数据稳定,t,OTD,,片选失效,输出高阻,t,OHA,,地址失效后的,数据维持时间,,A,CS,WE,D,OUT,D,IN,(4) 静态,RAM (2114),写,

28、,时序,t,WC,t,W,t,AW,t,DW,t,DH,t,WR,写周期,,t,WC,,地址有效,下一次地址有效,写时间,,t,W,,,写命令,WE,,的有效时间,t,AW,,地址有效,片选有效的滞后时间,t,WR,,片选失效,下一次地址有效,t,DW,,数据稳定,,WE,失效,t,DH,,,WE,失效后的数据维持时间,,DD,预充电信号,读选择线,写数据线,写选择线,读数据线,V,C,g,T,4,,T,3,T,2,T,1,1,(1) 动态,RAM,基本单元电路,2. 动态,RAM ( DRAM ),读出与原存信息相反,读出时数据线有电流 为,“1”,数据线,C,s,T,字线,DD,V,0,

29、1,0,1,1,0,写入与输入信息相同,写入时,C,S,充电 为,“1”,放电 为,“0”,T,3,T,2,T,1,T,无电流,有电流,,单元,电路,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,A,9,A,8,A,7,A,6,A,5,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,(2) 动态,RAM,芯片举例,①,三管动态,RAM,芯片 (,Intel 1103),读,0,0,0,0,0,0,0,

30、0,0,0,0,D,…,0,0,单元,电路,读 写 控 制 电 路,,…,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,②,三管动态,RAM,芯片 (,Intel 1103),写,,1,1,1,1,1,②,三管动态,RAM,芯片 (,Intel 1103),写,A,9,A,8,A,7,A,6,

31、A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据

32、,线,读,数,据,线,…,…,…,…,…,0,…,1,1,1,1,1,…,②,三管动态,RAM,芯片 (,Intel 1103),写,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,…,0,1,0,0,0,1,1,1,1,1,②,三管动态,RAM,芯片 (,Intel 1103),写,,A,9,A,8,A

33、,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,…,1,1,1,1,1,1,0,1,0,0,0,1,1,②,三管动态,RAM,芯片 (,Intel 1103),写,…,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,

34、行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,…,D,1,1,1,1,1,0,1,0,0,0,1,②,三管动态,RAM,芯片 (,Intel 1103),写,…,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读

35、,数,据,线,…,…,…,…,…,0,…,…,D,1,1,1,1,1,0,1,0,0,0,1,②,三管动态,RAM,芯片 (,Intel 1103),写,读 写 控 制 电 路,…,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,…,D,1,1,1,1,1,0,1,0,0,0,1,②,三管动态,

36、RAM,芯片 (,Intel 1103),写,读 写 控 制 电 路,…,,A,9,A,8,A,7,A,6,A,5,读 写 控 制 电 路,列 地 址 译 码 器,…,…,…,读选择线,写选择线,D,单元,电路,行,,地,,址,,译,,码,,器,0,0,1,1,31,31,1,31,A,4,A,3,A,2,A,1,A,0,刷新放大器,写,数,据,线,读,数,据,线,…,…,…,…,…,0,…,…,D,1,1,1,1,1,0,1,0,0,0,1,②,三管动态,RAM,芯片 (,Intel 1103),写,读 写 控 制 电 路,…,,时序与控制,行时钟,列

37、时钟,写时钟,,WE,RAS,CAS,,A,',6,A,',0,,存储单元阵列,基准单元,行,,译,,码,列译码器,再生放大器,列译码器,读,,出,,放,,大,基准单元,存储单元阵列,行,,译,,码,,,I/O,缓存器,数据输出,驱动,数据输入,寄存器,,D,IN,D,OUT,,~,行地址,,缓存器,,列地址,,缓存器,,③,单管动态,RAM 4116,(16,K,×,,1,位,) 外特性,D,IN,D,OUT,A,',6,A,',0,~,,,读放大器,,读放大器,,读放大器,…,…,…,…,…,…,,…,…,…,0,63,64,127,128 根行线,C,s,0,127,1,128,列,选,

38、择,读/写线,数据输入,I/O,缓冲,输出驱动,D,OUT,D,IN,C,s,④,4116 (16K,×,1,位) 芯片,读,,原理,,,读放大器,,,读放大器,,,读放大器,…,,…,63,0,0,0,I/O,缓冲,输出驱动,OUT,D,,,读放大器,,读放大器,,读放大器,…,…,…,…,…,…,,…,…,…,0,63,64,127,128 根行线,C,s,0,127,1,128,列,选,择,读/写线,数据输入,I/O,缓冲,输出驱动,D,OUT,D,IN,C,s,…,⑤,4116 (16K,×,1,位) 芯片,写,,原理,,数据输入,I/O,缓冲,I/O,缓冲,D,IN,读出放大器,,,

39、读放大器,63,0,,(3) 动态,RAM,时序,,行、列地址分开传送,写时序,行地址,RAS,有效,写允许,WE,无效(高),数据,,,D,OUT,,有效,数据,,D,IN,,有效,读时序,行地址,RAS,有效,写允许,WE,有效(低),列地址,CAS,有效,列地址,CAS,有效,,(4) 动态,RAM,刷新,,刷新与行地址有关,①,集中刷新,（,存取周期为,0.5,,s,,）,“死时间率”,为,128/4 000,×100% = 3.2%,“死区”,为 0.5,,s,,×128 = 64,,s,,周期序号,地址序号,t,c,0,1,2,3,871,3,872,0,1,t,

40、c,t,c,t,c,t,c,3999,V,W,0,1,127,读,/,写或维持,刷新,读,/,写或维持,3,872,个周期,（19,36,,s,）,,128,个周期,（,64,,s,）,,刷新时间间隔,（,2,m,s,）,刷新序号,•••,•••,t,c,X,t,c,Y,• • •,• • •,以,128,× 128,矩阵为例,,t,C,=,t,M,,+,t,R,读写,刷新,无 “死区”,②,,分散刷新,（,存取周期为,1,,,s,,）,(存取周期为 0.5,,s,,+,0.5,,s,,),以 128,,×128,矩阵为例,W/R,REF,0,W/R,t,R,t,M,t,C,REF,

41、126,REF,127,REF,W/R,W/R,W/R,W/R,刷新间隔,128,个存取周期,,…,,③,分散刷新与集中刷新相结合（异步刷新）,对于 128,×128,的存储芯片,（,存取周期为,0.5,,s,,）,将刷新安排在指令译码阶段，不会出现 “死区”,“死区” 为 0.5,,s,,若每隔,15.6,,s,,刷新一行,每行每隔,2,ms,,刷新一次,,3. 动态,RAM,和静态,RAM,的比较,DRAM,SRAM,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,电容,触发器,高,低,少,多,小,大,低,高,慢,快,有,无,,主存,,缓存,,四、只读存储器（,ROM）,1.

42、掩模,ROM ( MROM ),行列选择线交叉处有,MOS,管为“1”,行列选择线交叉处无,MOS,管为“0”,2.,PROM (,一次性编程),V,CC,行线,列线,熔丝,熔丝断,为 “0”,为 “1”,熔丝未断,,3.,EPROM (,多次性编程 ),(1) N,型沟道浮动栅,MOS,电路,G,栅极,S,源,D,漏,紫外线全部擦洗,D,端加正电压,形成浮动栅,S,与,D,不导通为 “0”,D,端不加正电压,不形成浮动栅,S,与,D,导通为 “1”,,,S,G,D,N,+,N,+,P,基片,G,D,S,浮动栅,,SiO,2,+ + + + +,_ _ _,,,…,控制逻辑,Y,译码,X,,译

43、,,码,数据缓冲区,Y,控制,128,×,,128,,存储矩阵,…,…,PD/,Progr,CS,A,10,,A,7,,…,A,6,,A,0,,…,…,DO,0,…,DO,7,1,12,…,A,7,,A,1,,A,0,,V,SS,,DO,2,DO,0,DO,1,…,2716,24,13,…,V,CC,,A,8,,A,9,,V,PP,,CS,A,10,,PD/,Progr,DO,3,DO,7,…,(2) 2716 EPROM,的逻辑图和引脚,PD/,Progr,PD/,Progr,功率下降 /,编程输入端,,读出时,为,低电平,,4.,EEPROM (,多次性编程 ),电可擦写,局部擦写,全部擦

44、写,5.,Flash Memory (,闪速型存储器),,比,EEPROM,快,EPROM,价格便宜 集成度高,EEPROM,电可擦洗重写,具备,RAM,功能,,用 1,K,,×,,4位 存储芯片组成 1,K,,×,,8,位 的存储器,？片,五、存储器与,CPU,的连接,1. 存储器容量的扩展,(1) 位扩展,（增加存储字长）,,10根地址线,,8根数据线,D,D,…,…,D,0,4,7,9,A,A,0,•••,2114,2114,CS,WE,2,片,,(2) 字扩展（增加存储字的数量）,用 1,K,,×,,8位 存储芯片组成 2,K,,×,,8,位 的存

45、储器,,11根地址线,,8根数据线,？片,2,片,1,K×,8位,1,K×,8位,D,7,D,0,,•••,•••,•••,•••,•••,WE,A,1,A,0,,•••,A,9,CS,0,A,10,,1,CS,1,,(3) 字、位扩展,用 1,K,,×,,4位 存储芯片组成 4,K,,×,,8,位 的存储器,,8根数据线,,12根地址线,WE,A,8,A,9,A,0,,...,D,7,D,0,,…,A,11,A,10,,CS,0,CS,1,CS,2,CS,3,片选,译码,…,…,…,…,…,…,…,…,1,K,×,4,1,K,×,4,1,K,×,4,1,K,×,4,1,K,×,

46、4,1,K,×,4,1,K,×,4,1,K,×,4,？片,8,片,,,2. 存储器与,CPU,的连接,,(1) 地址线的连接,(2) 数据线的连接,(3) 读/写命令线的连接,(4) 片选线的连接,(5) 合理选择存储芯片,(6) 其他 时序、负载,,例,4.1,,解:,,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,0 1 1 0,0 0 0 0,0 0 0 0,0 0 0 0,A,15,A,14,A,13,A,11,A,10,… A,7,…,,A,4,A,3,…,,,,A,0,…,0 1 1 0,0 1 1 1,1 1

47、 1 1,1 1 1 1,0 1 1 0,1 0 0 0,0 0 0 0,0 0 0 0,…,0 1 1 0,1 0 1 1,1 1 1 1,1 1 1 1,2,K,×,8,位,1K,×,8,位,,RAM,,2片,1K,×4,位,ROM,,1片 2,K,×8,位,,(3) 分配地址线,A,10,~ A,0,接 2,K,,×,,8,位,ROM,的地址线,A,9,~ A,0,接 1,K,,×,,4,位,RAM,的地址线,(4) 确定片选信号,C,B,A,0 1 1 0,0 0 0 0,0 0 0 0,0 0 0 0,

48、A,15,A,13,A,11,A,10,… A,7,… A,4,A,3,…,,A,0,…,0 1 1 0,0 1 1 1,1 1 1 1,1 1 1 1,0 1 1 0,1 0 0 0,0 0 0 0,0 0 0 0,…,0 1 1 0,1 0 1 1,1 1 1 1,1 1 1 1,2K,,×,,8,位,1,片,ROM,1K,,×,,4,位,2,片,RAM,,2,K,,×,8,位,ROM,,1K,,×,4,位,,RAM,1K,,×,4,位,,RAM,…,…,…,&,PD/,Progr,Y,5,Y,4,G,1,

49、C,B,A,G,2B,G,2A,…,…,MREQ,A,14,A,15,A,13,A,12,A,11,A,10,A,9,A,0,…,D,7,D,4,D,3,D,0,WR,…,…,…,…,例 4.1,,CPU,与存储器的连接图,…,…,…,,(1) 写出对应的二进制地址码,例,4.2,,,假设同前，要求最小 4,K,为系统,程序区，相邻 8,K,为用户程序区。,(2) 确定芯片的数量及类型,(3) 分配地址线,(4) 确定片选信号,1片,4K,,×,,8,位,,ROM,2,片,4K,,×,,8,位,,RAM,A,11,~ A,0,接,ROM,和,RAM,的地址线,,例 4.3,,,设,CPU,有

50、20 根地址线，8 根数据线。,,并用,IO/M,,作访存控制信号。,RD,为读命令，,,WR,为写命令。现有 2764,EPROM ( 8K,×,8,位 ),,,外特性如下：,用 138 译码器及其他门电路（门电路自定）画出,CPU,和 2764 的连接图。要求地址为,F0000H~FFFFFH ,,,并,,写出每片 2764 的地址范围。,…,D,7,D,0,CE,OE,CE,片选信号,OE,允许输出,PGM,可编程端,PGM,…,A,0,A,12,,六、存储器的校验,编码的纠错,、,检错能力与编码的最小距离有关,L,——,编码的最小距离,D,——,检测错误的位数,C,——,纠正错误的位

51、数,汉明码是具有一位纠错能力的编码,L,1 =,D,+,C,(,D,≥,C,),1 . 编码的最小距离,任意两组合法代码之间,二进制位数,的,最少差异,L,= 3,具有,一位,纠错能力,,汉明码的组成需增添,？,位检测位,检测位的位置,？,检测位的取值,？,2,k,,≥,,n,+,k,+ 1,检测位的取值与该位所在的检测“小组” 中,,承担的奇偶校验任务有关,组成汉明码的三要素,2 . 汉明码的组成,2,i,,(,i,= 0,，,1,，,2,，,3,，,),…,,各检测位,C,i,,所承担的检测小组为,g,i,,小组独占第,2,i,－1,,位,g,i,,和,g,j,,小组共同占第,2,i,－1

52、,+ 2,j,－1,,位,g,i,、,g,j,,和,g,l,,小组共同占第,2,i,－1,+ 2,j,－1,+ 2,l,－1,,位,C,1,,检测的,g,1,小组包含第 1，3，5，7，9，11，,…,C,2,,检测的,g,2,,小组包含第 2，3，6，7，10，11，,…,C,4,,检测的,g,3,,小组包含第 4，5，6，7，12，13，,…,C,8,,检测的,g,4,,小组包含第 8，9，10，11，12，13，14，15，24，,…,,例4.4,求 0101 按 “偶校验” 配置的汉明码,解：,∵,n,= 4,根据 2,k,,≥,n,+,k,+ 1,得,k,= 3,汉明码排序如下:,二

53、进制序号,名称,1 2 3 4 5 6 7,C,1,C,2,C,4,0,∴ 0101 的汉明码为,,0100101,0,1 0 1,1,0,,按配偶原则配置 0011 的汉明码,二进制序号,名称,1 2 3 4 5 6 7,C,1,C,2,C,4,1 0 0,0,0 1 1,解：,∵,n,= 4,根据 2,k,,≥,n,+,k,+ 1,取,k,= 3,C,1,= 3 5 7 = 1,C,2,

54、= 3 6 7 = 0,C,4,= 5 6 7 = 0,∴ 0011 的汉明码为,,1000011,练习1,,3. 汉明码的纠错过程,形成新的检测位,P,i,,，,如增添 3 位 （,k,= 3）,，,新的检测位为,P,4,P,2,P,1,,。,以,k,= 3,为例，,P,i,,的取值为,P,1,= 1 3,,5 7,,P,2,= 2 3,,6 7,,P,4,= 4 5,,6 7,,对于按 “偶校验” 配置的汉明码,不出错时,P,1,= 0，P,2,= 0，P,4,= 0,C,1,C,2,C,4,其位

55、数与增添的检测位有关，,,P,1,= 1 3 5 7 = 0,无错,P,2,= 2 3 6 7 = 1,有错,P,4,= 4 5 6 7 = 1,有错,∴,,P,4,P,2,P,1,= 110,第 6 位出错，可纠正为 01001,0,1，,,故要求传送的信息为,,0101,。,纠错过程如下,例4.5,解：,,已知接收到的汉明码为 0100111,（按配偶原则配置）试问要求传送的信息是什么?,,,,,,练习2,P,4,= 4 5 6 7 = 1,P,2,= 2 3

56、 6 7 = 0,P,1,= 1 3 5 7 = 0,∴,P,4,P,2,P,1,= 100,第,4,位错，可不纠,写出按偶校验配置的汉明码,0101101 的纠错过程,练习3,按配奇原则配置 0011 的汉明码,配奇的汉明码为,01,0,1,011,,七、提高访存速度的措施,采用高速器件,调整主存结构,1. 单体多字系统,W,位,W,位,W,位,W,位,W,位,,地址寄存器,,,主存控制器,. . .,. . .,单字长寄存器,数据寄存器,存储体,采用层次结构,Cache,–,主存,增加存储器的带宽,,2. 多体并行系统,(1) 高位交叉,M,0,,

57、,,,,,…,…,M,1,,,,,,,…,…,M,2,M,3,,,,,,,…,…,,,,,,,…,…,体内地址,体号,体号,地址,0,0,0000,00,0001,00,1111,0,1,0000,01,0001,01,1111,10,0000,10,0001,10,1111,11,0000,11,0001,11,1111,顺序编址,,各个体并行工作,M,0,地址,0,1,,,,,,,…,…,n,－,1,M,1,n,n,+1,,,,,,,…,…,2,n,－,1,M,2,2,n,2,n,+1,3,n,－,1,M,3,3,n,3,n,+1,4,n,－,1,,,,,,,…,…,,,,,,,…,…,地

58、址译码,体内地址,体号,体号,(1) 高位交叉,,M,0,,,,,,,…,…,M,1,,,,,,,…,…,M,2,M,3,,,,,,,…,…,,,,,,,…,…,,体号,,体内地址,地址,0,000,00,0,000,01,0,000,10,0,000,11,0001,00,0001,01,0001,10,0001,11,1111,00,1111,01,1111,10,1111,11,(,2),低位交叉,各个体轮流编址,,M,0,地址,0,4,,,,,,,…,…,4,n,－,4,M,1,1,5,,,,,,,…,…,4,n,－,3,M,2,2,6,4,n,－,2,M,3,3,7,4,n,－,1,

59、,,,,,,…,…,,,,,,,…,…,地址译码,,体号,体内地址,,体号,(,2),低位交叉,各个体轮流编址,,低位交叉的特点,在不改变存取周期的前提下，增加存储器的带宽,时间,单体,,访存周期,单体,,访存周期,启动存储体 0,启动存储体 1,启动存储体 2,启动存储体 3,,,,设四体低位交叉存储器，存取周期为,T,，总线传输周期为,τ,，为实现流水线方式存取，应满足,T,＝,4,τ,。,连续读取,4,个字所需的时间为,,T,＋,(4,,－,1),τ,,(3) 存储器控制部件（简称存控）,易发生代码,,丢失的请求源，优先级,,最高,严重影响,CPU,,工作的请求源，,,给予,次高,优先级

60、,控制线路,排队器,节拍,,发生器,Q,Q,C,M,来自各个请求源,,,…,主脉冲,存控标记,,触发器,,3.,高性能存储芯片,(1),SDRAM (,同步,DRAM),在系统时钟的控制下进行读出和写入,,CPU,无须等待,(,2),RDRAM,由,Rambus,,开发，主要解决,存储器带宽,问题,(,3),带,,Cache,,的,,DRAM,在,DRAM,的芯片内,集成,了一个由,SRAM,,组成的,Cache,,，有利于,猝发式读取,,,,4.3 高速缓冲存储器,一、概述,1. 问题的提出,避免,CPU “,空等” 现象,CPU,和主存（,DRAM）,的速度差异,缓存,CPU,主存,容

61、量小,,速度高,容量大,,速度低,程序访问的局部性原理,,2.,Cache,的工作原理,(1) 主存和缓存的编址,主存和缓存按块存储 块的大小相同,B,,为块长,,,,,,,,,~,~,~,~,,,…,…,主存块号,主存储器,0,1,2,m,－1,字块 0,字块 1,字块,M,－1,主存块号,块内地址,m,位,b,位,n,位,M,块,B,个字,缓存块号,块内地址,c,位,b,位,C,块,B,个字,,,,,,,~,~,~,~,…,…,字块 0,字块 1,字块,C,－1,0,1,2,c,－1,标记,Cache,缓存块号,,,(2) 命中与未命中,缓存共有,C,,块,主存共有,M,,块,

62、M,>>,C,主存块,调入,缓存,主存块与缓存块,建立,了对应关系,用,标记记录,与某缓存块建立了对应关系的,主存块号,命中,未命中,主存块与缓存块,未建立,对应关系,主存块,未调入,缓存,,(3),Cache,的命中率,CPU,欲访问的信息在,Cache,中的,比率,命中率,与,Cache,的,容量,与,块长,有关,一般每块可取 4,~ 8,个字,块长取一个存取周期内从主存调出的信息长度,CRAY_1 16,体交叉 块长取 16 个存储字,,,IBM 370/168 4,体交叉,,,块长取 4 个存储字,（64位,×,4,,,=,,,256位）,,(,4)

63、Cache,–,主存系统的效率,效率,e,,与,命中率,有关,,,设,Cache,命中率,为,h,，,访问,Cache,,的时间为,t,c,,，,,,访问,,主存,的时间为,t,m,,,,则,,e,=,×,100%,,,t,c,,,h,,×,,t,c,+,(1,－,h,)×,t,m,,,访问,Cache,的时间,,平均访问时间,,e,=,×,100%,,,3.,Cache,的基本结构,,Cache,,替换机构,Cache,,存储体,主存,Cache,,地址映射,,变换机构,由,CPU,完成,,4. Cache,的,读写,操作,,访问,Cache,,取出信息送,CPU,,访问主存,,取出信息送,

64、CPU,将新的主存块,,调入,Cache,中,执行替换算法,,腾出空位,,结束,命中？,Cache,满？,CPU,发出访问地址,,开始,是,否,是,否,读,,Cache,和主存的一致性,4. Cache,的,读写,操作,写,写直达法,（,Write,–,,through,）,写回法,（,Write,–,,back,）,写操作时数据既写入,Cache,又写入主存,,写操作时只把数据写入,Cache,而不写入主存,,当,Cache,数据被替换出去时才写回主存,,写操作时间就是访问主存的时间,，读操作时不,,涉及对主存的写操作，更新策略比较容易实现,写操作时间就是访问,Cache,的时间,，,,读操

65、作,Cache,失效发生数据替换时，,,被替换的块需写回主存，增加了,Cache,的复杂性,,5.,Cache,的改进,(1) 增加,Cache,的级数,片载（片内）,Cache,片外,Cache,(2) 统一缓存和分立缓存,指令,Cache,数据,Cache,与主存结构有关,与指令执行的控制方式有关,是否流水,Pentium 8K,指令,Cache 8K,数据,Cache,PowerPC620 32K,指令,Cache,,32K,数据,Cache,,,字块2,m,－1,,,字块2,c,+1,,字块2,c,+1,－1,,,字块2,c,,+1

66、,,字块2,c,,字块2,c,－1,,,字块,1,字块0,…,…,…,主存储体,字块 1,,标记,字块 0,,标记,字块 2,c,－1,标记,Cache,存储体,t,位,0,1,2,c,－1,…,字块,字块地址,主存字,,块标记,t,,位,c,,位,b,,位,主存地址,比较器（,t,位）,=,≠,不命中,有效位=1？,*,m,位,Cache,内地址,否,是,命中,二、,Cache –,,主存的地址映射,1. 直接映射,每个缓存块,,i,,可以和,若干,个,主存块,对应,每个主存块,,j,,只能和,一,个,缓存块,对应,i,=,j,,mod,,C,,字块2,c,+1,,字块2,c,字块0,字块 0,,2. 全相联映射,主存,中的,任一块,可以映射到,缓存,中的,任一块,字块2,m,－1,,字块2,c,－1,,字块1,,字块0,…,…,字块2,c,－1,,字块1,字块0,…,标记,标记,标记,主存字块标记,,字块内地址,主存地址,m,=,t,+,c,,位,b,位,m,,=,,t,+,c,Cache,存储器,主存储器,,字块0,,字块2,m,－,1,字块2,c,-,r,+1,,,字块2,c