第1章-嵌入式系统概述1

《第1章-嵌入式系统概述1》由会员分享，可在线阅读，更多相关《第1章-嵌入式系统概述1（33页珍藏版）》请在装配图网上搜索。

1、单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,嵌入式系统硬件平台是整个嵌入式操作系统和应用程序运行的硬件平台，不同的应用通常有不同的硬件环境。在嵌入式系统中硬件平台具有多样性的特点。,1嵌入式系统硬件平台,（,1,）嵌入式,RISC,微处理器,（,2,）嵌入式,CISC,微处理器,表,1-1 RISC,和,CISC,之间主要的区别,指 标,RISC,CISC,指令集,一个周期执行一条指令，通过简单指令的组合实现复杂操作；指令长度固定,指令长度不固定，执行需要多个周期,流水线,流水线每周期前进一步,指令的执行需要调用微代码的一个微程序,寄存器,更多通用寄

2、存器,用于特定目的的专用寄存器,Load/Store,结构,独立的,Load,和,Store,指令完成数据在寄存器和外部存储器之间的传输,处理器能够直接处理存储器中的数据,嵌入式操作系统完成系统初始化及嵌入式应用的任务调度和控制等核心功能，其内核精简，具有可配置特性，并与高层应用紧密关联。嵌入式操作系统具有相对不变性。嵌入式操作系统的主要特点如下。,2嵌入式操作系统,（,1,）体积小,（,2,）实时性,（,3,）特殊的开发调试环境,1.4ARM系列处理器简介,ARM,（,Advanced RISC Machines,）有,3,种含义，它是一个公司的名称，是一类微处理器的通称，还是一种技术的名称

3、。,Arm,公司简介,成立于,1990,年,11,月,前身为,Acorn,计算机公司,Advance RISC Machine(ARM),主要设计,ARM,系列,RISC,处理器内核,授权,ARM,内核给生产和销售半导体的合作伙伴,ARM,公司不生产芯片也不销售芯片,另外,也提供基于,ARM,架构的开发设计技术,软件工具,评估板,调试工具,应用软件,总线,架构,外围设备单元，等等,Arm,公司合作伙伴,Arm-32,位嵌入式处理器的老大地位,ARM,体系结构命名规则,ARM,产品通常以下面形式出现：,ARMxyzTDM,IEJF-S,后缀变量,含义,x,系列号，如,ARM7,、,ARM9,y,

4、存储管理保护单元,z,Cache,T,Thumb,指令集,D,Debug,，内含,JTAG,调试器,M,长乘法指令,I,嵌入式,ICE,（,In-Circuit-Emulator,）,E,增强型的,DSP,指令,J,Jazelle,加速,F,向量浮点单元,-S,可综合的软内核,表,1-2 ARM,各系列处理器所包含的不同类型,ARM,系列,包 含 类 型,ARM7,系列,ARM7EJ-S,ARM7TDMI,ARM7TDMI-S,ARM720T,ARM9/9E,系列,ARM920T,ARM922T,ARM926EJ-S,ARM940T,ARM946E-S,ARM966E-S,ARM968E-S,

5、向量浮点运算（,Vector Floating Point,）系列,VFP9-S,VFP10,ARM,系列,包 含 类 型,ARM10E,系列,ARM1020E,ARM1022E,ARM1026EJ-S,ARM11,系列,ARM1136J-S,ARM1136JF-S,ARM1156T2(F)-S,ARM1176JZ(F)-S,ARM11,MPCore,SecurCore,系列,SC100,SC110,SC200,SC210,其他合作伙伴产品,StrongARM,XScale,Cortex-M3,MBX,ARM7,内核采用冯,诺伊曼体系结构，数据和指令使用同一条总线。内核有一条,3,级流水线，执

6、行,ARMv4,指令集。,ARM7,系列处理器主要用于对功耗和成本要求比较苛刻的消费类产品。其最高主频可以到达,130MIPS,。,ARM7,系列包括,ARM7TDMI,、,ARM7TDMI-S,、,ARM7EJ-S,和,ARM720T,四种类型，主要用于适应不同的市场需求。,1.4.1,ARM7处理器系列,冯,诺依曼体系结构模型,指令寄存器,控制器,运算器,输入,输出,中央处理器,存储器,程序,指令0,指令1,指令2,指令3,指令4,数据,数据0,数据1,数据2,地址,指令/数据,ARM9,系列于,1997,年问世。由于采用了,5,级指令流水线，,ARM9,处理器能够运行在比,ARM7,更高

7、的时钟频率上，改善了处理器的整体性能；存储器系统根据哈佛体系结构（程序和数据空间独立的体系结构）重新设计，区分了数据总线和指令总线。,1.4.2ARM9处理器系列,哈佛体系结构,指令寄存器,控制器,运算器,输入,输出,中央处理器,程序存储器,指令0,指令1,指令2,数据存储器,数据0,数据1,数据2,地址,指令,地址,数据,ARM9,系列的第一个处理器是,ARM920T,，它包含独立的数据指令,Cache,和,MMU,（,Memory Management Unit,，存储器管理单元）。此处理器能够被用在要求有虚拟存储器支持的操作系统上。,ARM940T,包含一个更小的数据指令,Cache,和

8、一个,MPU,（,Micro Processor Unit,，微处理器）。它是针对不要求运行操作系统的应用而设计的。,ARM920T,、,ARM940T,都执行,v4T,架构指令。,ARM9,系列的下一代处理器基于,ARM9E-S,内核。这个内核是,ARM9,内核带有,E,扩展的一个可综合版本，包括,ARM946E-S,和,ARM966E-S,两个变种。两者都执行,v5TE,架构指令。它们也支持可选的嵌入式跟踪宏单元，支持开发者实时跟踪处理器上指令和数据的执行。当调试对时间敏感的程序段时，这种方法非常重要。,1.4.,3,ARM9E处理器系列,ARM946E-S,包括,TCM,（,Tightl

9、y Coupled Memory,，紧耦合存储器）、,Cache,和一个,MPU,。,TCM,和,Cache,的大小可配置。该处理器是针对要求有确定的实时响应的嵌入式控制而设计的。,ARM966E-S,有可配置的,TCM,，但没有,MPU,和,Cache,扩展。,ARM9,系列的,ARM926EJ-S,内核为可综合的处理器内核，发布于,2000,年。它是针对小型便携式,Java,设备，如,3G,手机和,PDA,应用而设计的。,ARM926EJ-S,是第一个包含,Jazelle,技术，可加速,Java,字节码执行的,ARM,处理器内核。它还有一个,MMU,、可配置的,TCM,及具有零或非零等待存

10、储器的数据,/,指令,Cache,。,ARM10,发布于,1999,年，具有高性能、低功耗的特点。它所采用的新的体系使其在所有,ARM,产品中具有最高的,MIPS/MHz,。它将,ARM9,的流水线扩展到,6,级，也支持可选的向量浮点（,Vector Float Point,）单元，对,ARM10,的流水线加入了第,7,段。,VFP,明显增强了浮点运算性能并与,IEEE 754.1985,浮点标准兼容。,1.4.,4,ARM10处理器系列,ARM10E,系列处理器采用了新的节能模式，提供了,64,位的,Load/Store,体系，支持包括向量操作的满足,IEEE 754,的浮点运算协处理器，系

11、统集成更加方便，拥有完整的硬件和软件开发工具。,ARM10E,系列包括,ARM1020E,、,ARM1022E,和,ARM1026EJ-S,三种类型。,1.4.,5,ARM10E处理器系列,ARM1136J-S,发布于,2003,年，是针对高性能和高能效应而设计的。,ARM1136J-S,是第一个执行,ARMv6,架构指令的处理器。它集成了一条具有独立的,Load/,Stroe,和算术流水线的,8,级流水线。,ARMv6,指令包含了针对媒体处理的单指令流多数据流扩展，采用特殊的设计改善视频处理能力。,1.4.,6,ARM11处理器系列,SecureCore,系列处理器提供了基于高性能的,32,

12、位,RISC,技术的安全解决方案。,SecureCore,系列处理器除了具有体积小、功耗低、代码密度高等特点外，还具有它自己特别优势，即提供了安全解决方案支持。,1.4.,7,SecureCore处理器系列,StrongARM,处理器最初是,ARM,公司与,Digital Semiconductor,公司合作开发的，现在由,Intel,公司单独许可，在低功耗、高性能的产品中应用很广泛。它采用哈佛架构，具有独立的数据和指令,Cache,，有,MMU,。,StrongARM,是第一个包含,5,级流水线的高性能,ARM,处理器，但它不支持,Thumb,指令集。,1.4.8,StrongARM和Xsc

13、ale处理器系列,Intel,公司的,Xscale,是,StrongARM,的后续产品，在性能上有显著改善。它执行,v5TE,架构指令，也采用哈佛结构，类似于,StrongARM,也包含一个,MMU,。前面说过，,Xscale,已经被,Intel,卖给了,Marvell,公司。,为了适应市场的需要，,ARM,推出了一系列新的处理器：,Cortex-M3,和,MPCore,。,Cortex-M3,主要针对微控制器市场，而,MPCore,主要针对高端消费类产品。,1.4.,9,Cortex和MPCore处理器系列,Cortex-M3,改进了代码密度，减少了中断延时并有更低的功耗。,Cortex-M

14、3,中实现了最新的,Thumb-2,指令集。,MPCore,提供了,Cache,的一致性，每个支持,1,4,个,ARM11,核，这种设计为现代消费类产品对性能和功耗的需求进行了很好的平衡。,1.4.10,各种处理器系列之间的比较,表,1-3 ARM,系列处理器属性比较,项 目,ARM7,ARM9,ARM10,ARM11,流水线深度,3,级,5,级,6,级,8,级,典型频率（,MHz,）,80,150,260,335,功耗（,mw/MHz,）,0.06,0.19,（,+Cache,）,0.5,（,+Cache,）,0.4,（,+Cache,）,MIPS/MHz,0.97,1.1,1.3,1.2,

15、架构,冯,诺伊曼,哈佛,哈佛,哈佛,乘法器,832,832,1632,1632,表,1-4ARM,处理器不同功能特性,CPU,核,MMU/MPU,Cache,Jazelle,Thumb,指令集,E,ARM7TDMI,无,无,否,是,v4T,否,ARM7EJ-S,无,无,是,是,v5TEJ,是,ARM720T,MMU,统一,8KBCache,否,是,v4T,否,ARM920T,MMU,独立,16KB,指令和数据,Cache,否,是,v4T,否,ARM922T,MMU,独立,8KB,指令和数据,Cache,否,是,v4T,否,ARM926EJ-S,MMU,Cache,和,TCM,可配置,是,是,v

16、5TEJ,是,ARM940T,MPU,独立,4KB,指令和数据,Cache,否,是,v4T,否,ARM946E-S,MPU,Cache,和,TCM,可配置,否,是,v5TE,是,ARM966E-S,无,Cache,和,TCM,可配置,否,是,v5TE,是,ARM1020E,MMU,独立,32KB,指令和数据,Cache,否,是,v5TE,是,ARM1022E,MMU,独立,16KB,指令和数据,Cache,否,是,v5TE,是,ARM1026EJ-S,MMU,Cache,和,TCM,可配置,是,是,v5TE,是,ARM1036J-S,MMU,Cache,和,TCM,可配置,是,是,v6,是,ARM1136JF-S,MMU,Cache,和,TCM,可配置,是,是,v6,是,本 章 小 结,本章对嵌入式系统、,ARM,处理器的基本概念做了简单的介绍，希望同学们能够通过本章的学习对嵌入式技术及,ARM,处理器有个总体上的认识。,Marvell,Marvell,（迈威科技集团有限公司，现更名美满），成立于,1995,年，总部在硅谷，在,中国上海,设有研发中心，是一家提供全套宽带通信和存储解决方