第七章PLD及其应用

《第七章PLD及其应用》由会员分享，可在线阅读，更多相关《第七章PLD及其应用（34页珍藏版）》请在装配图网上搜索。

1、Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,第,7,章 可编程逻辑器件及其应用,7.1,PLD,的结构与特点,7.2,ROM,的工作原理与应用,基本结构与分类,PLD,器件的电路表示方法,ROM,的组成与原理,ROM,的应用,第,7,章 可编程逻辑器件及其应用,7.3,通用阵列逻辑器件,GAL,GAL,器件的基本结构,GAL,器件的应用与开发,end,PLD,的结构与特点（,1,）,数字逻辑器件的分类

2、,标准产品,由软件配置的,LSI,器件,专用集成电路,ASIC(,Application Specific Integratal Circuit,),全定制,半定制,可编程逻辑器件,PLD,(,Programmable Logic Device,),(逻辑门、触发器、译码器等）,（微处理器、单片机等）,PLD,的结构与特点（,2,）,PLD,的基本结构,数据输入,输入,控制,电路,“与”,阵,列,“或”,阵,列,输出,控制,电路,数据输出,反馈输出,输入项,乘积项,积和项,PLD,的结构与特点（,3,）,PLD,的分类,按集成密度,低密度,PLD,高密度,PLD(HPLD),按制造工艺,一次性

3、编程,PLD,紫外线可擦除,EPLD,电可擦除,EEPLD,PLD,的结构与特点（,4,）,按不同阵列的可编程性,存贮器(,ROM,RAM,),可编程逻辑阵列,PLA,可编程阵列逻辑,PAL,PLD,的分类,“,与,”阵列,固定,“,或,”阵列,可编程,“,与,”阵列,可编程,“,或,”阵列,可编程,“,与,”阵列,可编程,“,或,”阵列,固定,通用阵列逻辑,GAL,在系统可编程器件,ISP,现场可编程逻辑器件,FPGA,开发工具成本高，设计较复杂,采用,可编程输出逻辑宏单元,，功能更全面，性能更灵活,高密度,end,PLD,的结构与特点（,5,）,PLD,器件的,电路表示方法,基本逻辑单元的

4、表示,输入/反馈缓冲器,“与”门,“或”门,采用互补输出结构,PLD,的结构与特点（,6,）,PLD,器件的电路表示方法,阵列交叉点的逻辑表示,硬性连接,编程连接,断开单元,PLD,的结构与特点（,7,）,PLD,器件的,电路表示方法,实例,写出如图所示,PLD,电路的输出逻辑表达式,end,ROM,的应用（,1,）,ROM,的分类,按构成存储单元的元件分类,二极管,ROM,晶体管,ROM,MOS,管,ROM,按编程方式分类,掩模式,ROM,一次编程,ROM(PROM),光擦编程,ROM(EPROM),电擦编程,ROM(EEPROM),ROM,-只读存贮器（,Read Only Memory,

5、),主要用于计算机系统固定信息的存储,多次改写编程,ROM,电改写,ROM(EAROM),闪速存储器,FLASH,ROM,存入数据的过程称为,编程,ROM,的应用（,2,）,ROM,的基本结构,地址,译码,器,输出缓冲器,存贮矩阵,地址线,字线,位线,存贮容量,地址译码器,存贮矩阵,输出缓冲器,ROM,的应用（,3,）,ROM,的工作原理,-以 二极管,ROM,为例,二进,制译,码器,1,1,地址线,字线,位线,地址,字线,数据(位线),0 0,1,0,0,1,0,0,1,1,1,1,0,1,0,1,1,0,0 1,1 0,1 1,ROM,的应用（,4,）,地址,字线,数据(位线),0 0,1

6、,0,0,1,0,0,1,1,1,1,0,1,0,1,1,0,0 1,1 0,1 1,“与”阵列,(固定),“或”阵列,(可编程),ROM,的,PLD,表示,end,ROM,的应用（,5,）,ROM,的应用范围,计算机系统中的应用,产生多输出逻辑函数,构成字符发生器,构成波形发生器,计算机初始引导和加载程序的固化，微程序控制器的设计，字符图形发生器的设计，控制系统中用户程序的固化等等。这些应用中主要是固化程序和数据，以提高系统应用的方便性、可靠性和安全性。,由于,ROM,的地址译码器输出是全部输入变量的最小项，每一位数据的输出是这些最小项之和，因此任何形式的组合逻辑函数均能通过向,ROM,写入

7、数据来实现。,将字符的点阵预先存储在,ROM,中，然后顺序给出地址码，从存储矩阵中逐行读出字符的点阵，并送入显示器即可显示出字符。,ROM,的应用（,6,）,例1,:试写出如图所示,ROM,阵列中所有存储的逻辑函数 、和 的表达式。,“与”阵列,“或”阵列,解：,ROM,阵列结构表示,ROM,的应用（,7,）,例2,：试用,ROM,产生以下一组多输出逻辑函数,解：,将以上各式化成最小项之和的形式，即,ROM,的应用（,8,）,要实现以上一组多输出逻辑函数，所需,ROM,的存储容量为：,ROM,阵列为：,1,1,1,1,ROM,的应用（,9,）,例3:,试用84位,ROM,实现一个排队电路.电路

8、的功能是输入信号,A、B、C，,通过排队电路后分别由 、输出，但在同一时刻只能有一个信号通过，如果同时有两个或两个以上的信号输入时，则按,A、B、C,的优先顺序通过。,解：,列真值表,A B C,0 0 0,0 0 1,0 1 0,1 0 0,0 1 1,1 1 0,1 0 1,1 1 1,0,0,0,0,1,1,1,1,0,0,1,1,0,0,0,0,0,1,0,0,0,0,0,0,写出逻辑函数式,ROM,的应用（,10,）,1,1,1,ROM,阵列为：,end,GAL,器件的基本结构(1),以普通型,GAL16V8,为例，说明,GAL,器件的结构组成。,总体介绍,输入缓冲器（左边8个）,对

9、输入信号提供原变量和反变量，并送到与门阵列。,输出缓冲器（右边8个）,提供输出信号和反馈信号，后者包括本级和相邻级。,输出反馈/输入缓冲器(中间8个),本级输出或邻级输出作为输入信号送到与门阵列，以便产生乘积项。,GAL,器件的基本结构(2),时钟输入信号缓冲器（引脚1）,可以提供时钟信号；也可以作为输入信号。,输出选通信号缓冲器（引脚11）,用来提供输出三态门的控制使能信号。,与门阵列,88=64个与门组成，最多形成64个乘积项，每个与门有32条输入线（16个原变量，16个反变量），但每一个变量在编程时只能取其一，故每个与门（一个乘积项）的实际最大变量数为16。,GAL,器件的基本结构(3)

10、,共8个，每个,OMLC,是一个逻辑单元，其中有或门、触发器、多路开关。,输出逻辑宏单元,（,OLMC,）,通过编程，,GAL16V8,最多有16个引脚作为输入端，8个输出端,。,GAL,器件的基本结构(4),每个,OLMC,中有一个或门。或门有8个输入，每个输入是由与门阵列输出的一个乘积项，而或门输出是8个乘积项之和。,一个或门,或门,异或门,OLMC,内部结构,触发器可用来保存组合逻辑函数输出值。一片,GAL16V8,共有8个触发器。,一个触发器,触发器,采用异或门来控制或门输出信号的极性:即当,XOR(n)=1,时，异或门起,反相器,的作用。当,XOR(n)=0,时，异或门起同相器的作用

11、,GAL,器件的基本结构(5),输出多路开关,OMUX,（,二选一）：控制直接由组合电路输出还是寄存器输出。,4个多路开关,乘积项多路开关,三态多路开关,反馈多路开关,输出多路开关,乘积项多路开关,PTMUX,（,二选一）：控制或门的第一乘积项来自与阵列或为“0”。,三态多路开关,TSMUX,（,四选一）：控制三态门输出，有四种情况。,反馈多路开关,FMUX,（,四选一）：控制反馈信号来源，有四种情况。,GAL,器件的基本结构(6),乘积项多路开关,三态多路开关,反馈多路开关,输出多路开关,多路开关的状态，取决于,结构控制字中,AC0,和,AC1(n),位的值,，这些值可通过编程决定。,如：,

12、0,1,输出为,异或门,输出,输出为,触发器,输出,-控制,输出,多路开关,GAL,器件的基本结构(7),工作模式,OLMC,的结构控制字,-通过结构控制字可确定,OLMC,的五种结构,SYN,AC0,AC1(n),配置功能,1,0,1,输入模式,1,0,0,1,1,1,0,1,1,0,1,0,专用组合输出,反馈组合输出,组合+寄存器输出,寄存器输出,同步控制字,结构控制字,OLMC,的工作模式,简单模式,寄存器模式,复合模式,end,GAL,器件的应用与开发(1),GAL,器件的开发工具,硬件开发工具,软件开发工具,-编程器,-开发,PLD,专用的程序设计语言及相应的汇编或编译程序,Fast

13、-Map(FM)、ABEL、VHDL,等,GAL,器件的应用与开发(2),Fast-Map(FM),语言,FM.EXE,列表文件(.,LST,),熔丝图文件(.,PLT,),标准装载文件(.,JED,),设计源文件和,PLD,引脚配置图,供设计者阅读的编程模式图,存放对,PLD,编程的数据,*.PLD,(设计源文件),GAL,器件的开发软件,-只允许使用逻辑表达式描述设计,没有仿真功能,GAL,器件的应用与开发(3),FM,设计源文件(*.,PLD,),格式,器件型号,设计说明信息,引脚名表,逻辑方程,关键字,DESCRIPTION,第1行,第24行,第5行,最后一行,三种形式的逻辑方程式,S

14、YMBOL,=EXPRESSION,SYMBOL,:,=EXPRESSION,SYMBOL,.OE,=EXPRESSION,逻辑表达式,输出引脚名,“非”运算,GAL,器件的应用与开发(4),GAL,器件的开发应用举例,-举例说明,FM,软件源文件的编写,例,:试用,GAL,器件实现6个基本逻辑门:“与”门、“或”门、“与非”门、“或非”门、“异或”门和“同或”门。,解：,(1)根据任务要求选择,GAL,器件,定义器件的引脚功能,12个输入、6个输出,GAL16V8,1,20,10,11,&,=1,1,&,1,=1,GAL,器件的应用与开发(5),(2)分析输入、输出的逻辑关系，给出电路的逻辑

15、描述,&,=1,1,&,1,=1,GAL,器件的应用与开发(6),(3)根据,FM,开发软件的语法格式，编写设计源文件,&,=1,1,&,1,=1,GAL16V8,DESIGNED BY LI MING,3/10/1999,BASIC GATES,B C D E F G H I J GND,K L Z Y X W V U A VCC,DESCRIPTION,器件型号,设计说明信息,引脚名表,逻辑方程,关键字,引脚名按器件,引脚号递增,顺序排列，引脚名之间用,空格,分开，不用引脚用,NC,表示,只能用于,单个引脚名前,end,演讲完毕，谢谢观看！,内容总结,第7章 可编程逻辑器件及其应用。第7章

16、 可编程逻辑器件及其应用。专用集成电路ASIC(Application Specific Integratal Circuit)。可编程逻辑器件PLD(Programmable Logic Device)。(逻辑门、触发器、译码器等）。采用可编程输出逻辑宏单元，功能更全面，性能更灵活。-只读存贮器（Read Only Memory)。计算机初始引导和加载程序的固化，微程序控制器的设计，字符图形发生器的设计，控制系统中用户程序的固化等等。这些应用中主要是固化程序和数据，以提高系统应用的方便性、可靠性和安全性。将字符的点阵预先存储在ROM中，然后顺序给出地址码，从存储矩阵中逐行读出字符的点阵，并送入显示器即可显示出字符。输入缓冲器（左边8个）对输入信号提供原变量和反变量，并送到与门阵列。时钟输入信号缓冲器（引脚1）可以提供时钟信号,