《嵌入式计算技术基础》由会员分享，可在线阅读，更多相关《嵌入式计算技术基础（25页珍藏版）》请在装配图网上搜索。
1、,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,四、计算机系统中的地址,地址,编址,寻址,X86,机的,IO,编址,MCS51,单片机中的,IO,编址,1.地址,计算机系统中对硬件资源表达、标识的主要方法,常见的硬件资源如存储器、寄存器、,IO,设备等,通过地址，可以方便形式化、规范化描述所要操作的目标对象,2.编址,常见的编制方法,存储器与,IO,分别编址，如8088,存储器与,IO,地址统一编址，如8051，多数嵌入式,CPU,注：,关于编址方法与寻址方法,关于编址方法与存储器、,IO,读写速度问题,3.寻址,寻址地址在机器指令中的表达方法,常见寻
2、址方法,立即数,寄存器寻址,寄存器间接寻址,直接寻址,相对寻址,等等,4.X86,机的,IO,编址：,IO,编址与存储器独立编址,PC/AT,的,IO,编址仅用10根地址线，,IO,地址范围 000,h 3FFh,地址安排：系统板 000,h 1FFh,扩展板 200,h 3FFh,现在,X86,架构计算机，,IO,已扩展，但保持与前兼容,PC/AT机IO地址分配（1）,PC/AT机IO地址分配（2）,4.MCS51,的,IO,编址：,BD：8bit（8,位机）,AD：16bit（,地址范围 065535）,编址方法：,存储器与,IO,统一编址,程序存储器,ROM：065535（,FFFFh,
3、）,片内数据存储器/,IO：0255 （,FFh,）,片外数据存储器/,IO：065535 （,FFFFh,）,参考书：,张大波 主编嵌入式系统原理、设计与应用,机械工业出版社,田泽 编嵌入式系统开发与应用教程,嵌入式系统开发与应用实验教程,嵌入式系统开发与应用学习指导,北京航空航天大学出版社,五、总线,总线作用，主要指标、参数,并行总线工作原理,地址译码,总线负载能力与驱动,总线传输效应,总线时序,ISA,总线扩展方法与,实例,1.总线作用，主要指标、参数,工作方式：并行、串行,应用目的、范围：片内、局部、片间、设备间、现场,总线宽度：8,bit、16bit、32bit,等,总线速度：,Z-
4、80（2.5M，8bit）,ISA（8.33M，16bit）,PCI（33M、66M，32bit）,HOST（400M、32bit）,等等,规范标准：,ISA、PCI、I,2,C、RS485,等,2.,并行总线工作原理,集电极开路（,OC）,上拉电阻,线与逻辑（输出低电平时阻抗低）,总线速度与上拉电阻,三态门电路,输出使能：,OE,输出（高、低）低阻抗,总线冲突,两个或两个以上源同时输出时，总线数据发生冲突,3.地址译码,目的,根据源或目的地址编码（二进制地址），和时序控制信息，产生一个输出使能,OE（,对源）或片选,CS（,对目的）信号,译码方法,标准逻辑电路：如74,LS138（,三八译码
5、）,74,LS688（,数据比较器）等,可编程逻辑器件：,GAL、CPLD、FPGA,嵌入式微处理器输出,CS,信号（,BANK）,等等,74,LS138,译码电路,在/,E1、/E2、E3,有效时，对应,A、B、C，,对应,Y,i,输出“0”，其它输出“1”,74,LS138,真值表,74,LS688,数据比较器,在/,G,有效时，如果,P=Q，,则,Pin19,输出“0”,4.总线负荷与驱动,逻辑器件的单位负载（输入性质）：,输入高 输入低,74,LS :0.02 mA 0.20.4 mA,74S ：0.05 mA 12 mA,74HC :0.01 mA 0.01 mA,逻辑器件的输出（扇
6、出）能力：,输出高 输出低,微处理器：0.220,mA 120 mA,74LS :1 2 mA 1030 mA,74HC :20 mA 20 mA,问题：由于输出能力限制，总线上挂接多个器件时，可能出现逻辑电平不能满足要求；即使74,HC，,由于输入电容（10,pF）,影响，要求10个负载,处理方法,输出加驱动,子系统输入加缓冲,要求延时影响小、扇出能力大、输入输出电平兼容,器件：,单向：74,LS244（8）、74LS240（,二4）等,双向：74,LS245（8）,等,兼电平转换：74,LVCH162245(16、5V,3.3V),5.总线的传输效应,现象：传输线上出现上升、下降沿波形畸变,原因：分布电容、分布电感,分析：总线的等效电路模型,影响：当传输线上信号频率提高，而传输线又相对长时（传输线长度与信号波长可比拟时）,单板上信号频率：50,MHz,时，很大影响，关键,措施1,提高集成度（,IC、,电路板），减少传输线长,串接终端匹配电阻，消除反射,其他措施,加驱动或缓冲电路,采用差分方式总线（高速）,
嵌入式计算技术基础
