微电子学Chap03

《微电子学Chap03》由会员分享，可在线阅读，更多相关《微电子学Chap03（48页珍藏版）》请在装配图网上搜索。

1、北京大学,大规模集成电路基础,基于研究的集成电路某分类方法,VLSI,ASIC,SOC,FPGA与CPLD,3.1半导体集成电路概述,集成电路（Integrated Circuit，IC）,芯片（Chip,Die）,硅片（Wafer）,集成电路的成品率：,Y=,硅片上好的芯片数,硅片上总的芯片数,100%,成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要,集成电路发展的原动力：不断提高的性能/价格比,集成电路发展的特点：性能提高、价格降低,集成电路的性能指标：,集成度,速度、功耗,特征尺寸,可靠性,主要途径：缩小器件的特征尺寸,增大硅片面积,功耗 延迟积,集成电路的关键技术：光刻技术

2、(DUV深紫外波段(DUV)光刻技术),缩小尺寸：0.250.18,m,m,增大硅片：8英寸12英寸,亚0.1,m,m：一系列的挑战，,亚50nm：关键问题尚未解决,新的光刻技术：,EUV（极紫外光刻）,SCAPEL(Bell Lab.的E-Beam),X-ray,集成电路的制造过程：,设计 工艺加工 测试 封装,定义电路的输入输出（电路指标、性能）,原理电路设计,电路模拟(SPICE),布局(Layout),考虑寄生因素后的再模拟,原型电路制备,测试、评测,产品,工艺问题,定义问题,不符合,不符合,集成电路产业的发展趋势：,独立的设计公司（Design House）,独立的制造厂家（标准的F

3、oundary）,集成电路类型：数字集成电路、模拟集成电路,数字集成电路基本单元：开关管、反相器、组合逻辑门,模拟集成电路基本单元：放大器、电流源、电流镜、转换器等,3.2 双极集成电路基础,有源元件：,双极晶体管,无源元件：电阻、电容、电感等,双极数字集成电路,基本单元：逻辑门电路,双极逻辑门电路类型：,电阻,-,晶体管逻辑,(RTL),二极管,-,晶体管逻辑,(DTL),晶体管,-,晶体管逻辑,(TTL),集成注入逻辑,(I,2,L),发射极耦合逻辑,(ECL),双极模拟集成电路,一般分为：,线性电路（输入与输出呈线性关系）,非线性电路,接口电路：如A/D、D/A、电平位移电路等,3.3

4、MOS集成电路基础,基本电路结构：MOS器件结构,基本电路结构：CMOS,双极型集成电路,数字电路指标参数,电压等级,输出摆幅,速度,功耗,噪声容限,噪声容限,噪声容限：在前一极输出为最坏的,情况,下,为保证后一极正常,工作,.所允许的最大,噪声,幅度.噪音容限UNL、UNH,抗饱和TTL,ECL电路,ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称 与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态 所以，ECL电路的最大优点是具有相当高的速度 这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级 这使得ECL集成电路在高速和超高速数字系

5、统中充当无以匹敌的角色,ECL 集成电路的基本门为一差分管对，其电路 形式如图所示：,图中 第I部分为基本门电路，完成“或/或非”功能；,第II部分为射级跟随器，完成输出及隔离功能；,第III部分为基准源电路具有温度补偿功能。,在正常工作状态下，ECL电路中的晶体管是工作于线性区或截止区的。因此，ECL集成电路被称为非饱和型。ECL电路的逻辑摆幅较小（仅约0.8V，而TTL的逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止

6、”状态，所以单元电路的功耗较大。从电路的逻辑功能来看，ECL集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻辑信号的缓冲,I,2,L电路,I2L电路采用PNP横向晶体管作为恒流源。横向晶体管是指PNP或NPN晶体管的发射区、基区、集电区是沿芯片的平面方向分布，即从发射极到集电极的电流是在芯片内横向流动。硅双极型集成电路主要用 NPN晶体管构成。在以 NPN晶体管为主体的,集成电路,中，如需要兼用PNP晶体管时，

7、其方法之一是制作横向PNP晶体管。横向PNP晶体管制作简单，能与NPN晶体管工艺兼容，不增加工序。在扩散NPN晶体管基区的同时，即可制作横向PNP晶体管的发射区和集电区（发射区作为注入条也可再扩散，加深掺杂浓度）。横向 PNP晶体管的缺点是截止频率较低，电流放大系数在25之间，少数可达10左右。,I2L电路的倒相管采用公共发射区的纵向NPN晶体管。它与通常的纵向NPN晶体管不同，其集电区在上方,公共发射区在下方。恒流源晶体管的发射极是一个P型注入条,横向晶体管的基区和集电区，分别是纵向晶体管 NPN的发射区和基区。当P型注入条加上正电压后(I2L电路的电源)，注入条向 N型基区注入空穴，空穴渡

8、越该基区后被集电区收集。被收集在 PNP晶体管集电区的空穴有两个可能的去向：作为NPN晶体管的基极注入电流（如果前级NPN晶体管处于截止状态），导致NPN晶体管的导通;作为前级NPN晶体管的集电极电流，如果前级NPN晶体管处于导通状态，则该空穴电流流向前级 NPN晶体管。因其饱和压降较小，本级NPN晶体管的发射结电压也就很小,即本级NPN晶体管处于截止状态（图2）。因此，I2L电路的工作过程，实质上就是由外部注入条注入的少数载流子在集成器件体内转移，引起基本门导通或截止。,基本电路结构：CMOS,基本电路结构：CMOS,MOS集成电路,数字集成电路、模拟集成电路,MOS 数字集成电路,基本电路

9、单元：,CMOS开关,CMOS反相器,IN,OUT,CMOS开关,W,W,VDD,IN,OUT,CMOS,反相器,VDD,Y,A1,A2,与非门：Y=A1A2,3.4 影响集成电路性能的因素和发展趋势,有源器件,无源器件,隔离区,互连线,钝化保护层,寄生效应：电容、有源器件、电阻、电感,3.4 影响集成电路性能的因素和发展趋势,器件的门延迟：,迁移率,沟道长度,电路的互连延迟：,线电阻（线尺寸、电阻率）,线电容（介电常数、面积）,途径：,提高迁移率，如GeSi材料,减小沟道长度,互连的类别：,芯片内互连、芯片间互连,长线互连(Global),中等线互连,短线互连(Local),门延迟时间与沟道

10、长度的关系,减小互连的途径：,增加互连层数,增大互连线截面,Cu,互连、Low K介质,多芯片模块（MCM）,系统芯片（System on a chip）,减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC,集成电路芯片中金属互连线所占的面积与电路规模的关系曲线,互连线宽与互连线延迟的关系,互连技术与器件特征尺寸的缩小,（资料来源：Solidstate Technology Oct.,1998）,集成电路中的材料,小结：,Bipolar：,基区(Base)，基区宽度W,b,发射区(Emitter),收集区(Collector),NPN，PNP,共发射极特性曲线,放大倍数,、,特征频率f,T,小结：,MOS,沟道区,(Channel),，,沟道长度,L,，,沟道宽度,W,栅极,(Gate),源区,/,源极,(Source),漏区,/,漏极,(Drain),NMOS,、,PMOS,、,CMOS,阈值电压,Vt,，,击穿电压,特性曲线、转移特性曲线,泄漏电流,(,截止电流,),、驱动电流,(,导通电流,),小结：器件结构,双极器件的纵向截面结构、俯视结构,CMOS,器件的纵向截面结构、俯视结构,CMOS,反相器的工作原理,IC,：,有源器件、无源器件、隔离区、互连线、钝化保护层,作 业,画出CMOS反相器的截面图和俯视图,画出双极晶体管的截面图和俯视图,