微机原理 第2章

《微机原理 第2章》由会员分享，可在线阅读，更多相关《微机原理 第2章（96页珍藏版）》请在装配图网上搜索。

1、,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,*,单击此处编辑母版标题样式,,,,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,,,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五

2、级,,单击此处编辑母版标题样式,,,,*,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,单击此处编辑母版标题样式,,,,*,第2章,,微处理器结构,1,主要内容：,微处理器的功能和结构,,8088,/8086,微处理器,,特点,,主要引线功能和内部结构,,内部寄存器,,实地址模式下的存储器寻址,,总线时序,,总线,2,一、微处理器及,8088/8086CPU,3,1

3、.,微处理器,运算器,,控制器,,内部寄存器,,微处理器,4,2.,程序和指令,指令：,,由人向计算机发出的、能够为计算机所识别的命令。,,程序：,,具有一定功能的指令的有序集合,,程序与指令的区别：,,指令可完成某一个动作，而程序是按照一定排列规则顺序排,,列的指令，与指令相比，程序具有完整性，复杂性等特点,5,3.,,指令执行的一般过程,取指令,取指部件，分析部件，执行部件,指令译码,读取操作数,执行指令,存放结果,6,4.,指令执行方式,顺序执行方式：,,各功能部件交替工作，按顺序完成指令的执行过程。,,并行流水线方式：,,各功能部件并行工作。,7,顺序工作方式,,,,取指令1,执行,,

4、指令1,分析,,指令1,,,CPU,BUS,,（总线）,忙碌,忙碌,,,,取指令,2,执行,,指令,2,分析,,指令,2,8,并行流水线工作方式,,EU,,（执行单元）,,取指令1,,执行,,指令1,,分析,,指令1,CPU,,取指令,2,,执行,,指令,2,,分析,,指令,2,,取指令,3,,执行,,指令,3,,分析,,指令,3,,BIU,,（总线控制单元）,,,忙碌,忙碌,,忙碌,,忙碌,,忙碌,,9,并行流水线工作方式的特点,BIU,和,EU,可以并行工作，提高,CPU,效率。工作时，,BIU,监视着指令队列，当指令队列中有,2,个空字节时，就自动把指令取到队列中。,,EU,执行指令

5、时，从指令队列头部取指令，然后执行。如需访问存储器，则,EU,向,BIU,发出请求，由,BIU,访问存储器。,,在执行转移、调用、返回指令时，需改变队列中的指令，要等新指令装入队列中后，,EU,才继续执行指令。,10,5.,8088/8086,CPU,的特点,Intel8086/8088,、,Z8000,和,MC68000,为代表的,16,位微处理器是第,3,代产品，其性能已达到中、高档小型计算机的水平。,,20,多年来，,Intel,系列,CPU,一直占着主导地位。,,虽然,8086/8088,后续的,80286,、,80386,、,80486,以及,Pentium,系列,CPU,结构与功能

6、已经发生很大变化，但从基本概念与结构以及指令格式上来讲，仍然是经典,8086/8088CPU,的延续与提升。,,其它系列流行的,CPU(,如,AMD,公司的,6X86MX/MⅡ,等,),也与,80x86CPU,兼容。,11,5.,,8088/8086,CPU,的特点,采用并行流水线工作方式,,,——,通过设置指令预取队列实现,,对内存空间实行分段管理,,,——,,将内存分为4个段并设置地址段寄存器，以实,,现对1,MB,空间的寻址,,支持多处理器系统,CPU,内部结构,存储器寻址部分,工作模式,12,6. 8088CPU,的两种工作模式,8088可工作于两种模式下,,,最小模式,,最大模式,,

7、最小模式为单处理器模式。,,最大模式为多处理器模式。,,13,6. 8088CPU,的两种工作模式,最小模式,－－即系统中只有,8086,（或,8088,）一个微处理器。最小模式是单处理器系统。系统中所需要的控制信号全部由,8086,（或,8088,）CPU本身直接提供。,,最大模式,－－系统中有两个或两个以上的微处理器，即除了主处理器,8086,（或,8088,）以外，还有协处理器（,8087,算术协处理器或,8089,输入/输出协处理器）。最大模式可构成多处理器系统，系统中所需要的控制信号由总线控制器,8288,提供。,14,两种工作模式的选择方式,8088是工作在最小还是最大模式由,MN

8、/MX,引线的状态决定。,,MN/MX=0——,工作于最大模式,,MN/MX=1——,工作于最小模式,15,二、,8088,/8086,的引线及功能,16,总线周期的概念,时序：,三种总线上出现的信息不但有严格的顺序，而且有准确的时间，称为定时或时序。,,时钟：,时钟脉冲发生器产生具有一定频率和占空比的脉冲信号，称之为机器的主脉冲或时钟。,,主频：,时钟的频率，是机器的一个重要指标。,,时钟周期：,主频的倒数，是,CPU,的基本时间计量单位。也叫一个,T,周期或,T,状态，或一个节拍。,8086,主频为,5MHz,，则一个时钟周期为,200ns,。,,总线周期：,在取指令和传送数据时，,CPU

9、,总线接口部件占用的时间称为总线周期或机器周期。,17,总线周期的概念,一个最基本的总线周期由,4,个时钟周期组成：用,T1,，,T2,，,T3,，,T4,表示,18,总线周期的概念,T1,状态：,CPU,往多路复用总线上发送地址信息，选中所要寻址的存储单元或外设端口地址。,,T2,状态：,CPU,从总线上撤销地址，并使总线的低,16,位浮置成高阻状态，为传送数据作准备。,,T3,状态：总线的高,4,位继续提供状态信息，低,16,位将出现由,CPU,写出的数据，或,CPU,从存储器或者外设端口读入的数据。,,Tw,状态：有些情况下，,I/O,或,M,不能及时配合,CPU,传送数据，在,T3,状

10、态启动之前它会通过,READY,引脚向,CPU,发一个“未准备好”信号。于是，,CPU,在,T3,状态之后自动插入若干个时钟周期,Tw,。直至,CPU,接受到“准备好”信号，自动脱离,Tw,状态进入,T4,。,,T4,状态：总线周期结束。,,空闲周期,TI,：两个总线周期之间，若干个。,19,8086/8088,引脚分布,20,1.,主要引线,——,最小模式下的,8088,引线,地址线和数据线：,,AD,0,—,AD,7,：,低8位地址和低,8,位数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向。,,A,8,—A,15,,：,8位地址信号,,A,16,—,A,19,：,高4位地址

11、信号，与状态信号分时复用。,21,主要的控制和状态信号,WR：,写信号；,,RD：,读信号；,,IO/M：,为“0”表示访问内存，,,为“1”表示访问接口；,,DEN：,低电平有效时，允许进行读/写操作；,,DT/R,：,数据收发器的传送方向控制；,,ALE,：地址锁存信号；,,RESET：,复位信号。,22,例：,当,WR=1，RD=0，IO/M=0,时，,,表示,CPU,当前正在进行,读存储器,操作,23,中断请求和响应信号,INTR：,可屏蔽中断请求输入端,,NMI：,非屏蔽中断请求输入端,,INTA：,中断响应输出端,24,总线保持信号,HOLD：,总线保持请求信号输入端。当,CPU,

12、以外的其他设备要求占用总线时，通过该引脚向,CPU,发出请求。,,HLDA：,总线保持响应信号输出端。,CPU,对,HOLD,信号的响应信号。,25,2.,8088,和,8086CPU,引线功能比较,数据总线宽度不同,,8088,的外部总线宽度是,8,位，,8086,为,16,位。,,访问存储器和输入输出控制信号含义不同,,8088——IO/M=0,表示访问内存；,,8086——IO/M=1,表示访问内存。,,其他部分引线功能的区别,,AD15,～,AD0,的定义不同：在,8086,中都定义为地址,/,数据复用总线；而在,8088,中，由于只需用,8,条数据总线，因此，对应予,8086,的,A

13、D15,～,AD8,这,8,条引脚，只作地址线使用。,,34,号引脚的定义不同：在,8086,中定义为,BHE,信号；而在,8088,中定义为,SS0,，它与,DT/R,，,IO/M,一起用作最小方式下的周期状态信号。,,28,号引脚的相位不同： 在,8086,中为,M/IO,；而在,8088,中被倒相，改为,IO/M,，以便与,8080/8085,系统的总线结构兼容。,26,三、,8088,/8086,的内部结构,27,1.,组成,8088,/8086,内部由两部分组成：,,,执行单元（,EU）,,总线接口单元（,BIU）,,28,1.,组成,29,1.,组成,总线接口单元,(Bus Int

14、erface Unit,，,BIU),：,,负责完成,CPU,与存储器或,I/O,设备之间的数据传送。即,,BIU,从内存预取指令送到指令队列缓冲器；,,CPU,执行指令时，,BIU,配合,EU,对指令的内存单元或,I/O,端口存取数据。,,执行单元,(Execution Unit,，,EU),：,,负责执行指令，即,,执行的指令从,BIU,的指令队列缓冲器中取得；；,,指令执行的结果或所需要的数据，由,EU,向,BIU,发出请求；,,再由,BIU,对存储器或,I/O,端口进行存取。,30,总线接口单元组成,4,个,16,位段地址寄存器,,代码段寄存器,(Code Segment),：取得,C

15、PU,所执行的指令。,,数据段寄存器,(Data Segment),：存放程序所使用的数据。,,堆栈段寄存器,(Stack Segment),：堆栈操作的执行地址在此段中。,,附加段寄存器,(Extra Segment),：也用来存放数据。,,16,位指令指针寄存器,IP,,6,字节指令队列缓冲器,,20,位地址加法器,,总线控制器,31,16,位指令指针,(Instruction Pointer, IP),IP,中含有,BIU,要取的下一条指令,(,字节,),的偏移地址。,,IP,在程序运行中自动加,1,，指向要执行的下一条指令,(,字节,),。,,有些指令能使,IP,值改变或使,IP,值压

16、进堆栈，或由堆栈弹出恢复原址。,32,指令队列缓冲器,用于存放预取的指令。,,8086,指令队列为,6,个字节，而,8088,指令队列为,4,个字节。,,在执行指令的同时，从内存中取下面,1,条或几条指令，取来的指令依次放在指令队列中。,,采用“先进先出”的原则。,33,指令队列缓冲器,“先进先出”原则，按顺序存放，并按顺序取到,EU,中去执行。,,①取指时，当指令队列缓冲器中存满,1,条指令，,EU,开始执行；,,②指令队列缓冲器中只要空出两个,(8088,空出一个,),指令字节时，,BIU,便自动执行取指操作，直到填满时为止。,,③,EU,执行指令时，如需对内存单元或,I/O,设备存储数据

17、时，,BIU,将在执行完现行取指的存储器周期后的下一个存储器周期，对内存单元或,I/O,设备进行存取操作，交换的数据经,BIU,由,EU,进行处理。,,④当,EU,执行完转移、调用和返回指令时，要清除指令队列缓冲器，并要求,BIU,从新的地址重新执行。,34,地址加法器和段寄存器,8086,有,20,根地址线，内部寄存器只有,16,位。,,“段加偏移”技术：,,段寄存器存放确定各段起始地址的,16,位段地址信息。,,由,IP,提供或由,EU,按寻址方式计算出寻址单元的,16,位偏移地址，也称为逻辑地址或简称偏移量。,,将偏移地址与左移,4,位后的段寄存器内容同时送到地址加法器，相加后形成,20

18、,位实际地址。,35,执行单元组成,16,位算术逻辑单元,(ALU),,算术、逻辑运算，计算,16,位偏移量,,16,位标志寄存器,F,,CPU,的运算状态特征或存放控制标志,,数据暂存寄存器,,协助,ALU,完成运算,,通用寄存器组,,4,个,16,位数据寄存器，,4,个,16,位指针与变址寄存器,,EU,控制电路,,控制、定时与状态逻辑电路,36,总线接口单元功能,功能：,,从内存中取指令到指令预取队列,,指令预取队列是并行流水线工作的基础,,负责与内存或输入/输出接口之间的数据传送,,在执行转移程序时，,BIU,使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。,37,执

19、行单元功能,功能,,指令译码,,指令执行,,暂存中间运算结果,,保存运算结果特征,,指令的执行,在标志寄存器,FLAGS,中,在,ALU,中完成,,,,在通用寄存器中,38,结论,指令预取队列的存在使,EU,和,BIU,两个部分可同时进行工作，从而：,,提高了,CPU,的效率；,,降低了对存储器存取速度的要求,39,四、内部寄存器,40,内部寄存器的结构,8086/8088,的内部寄存器编程结构共有8个通用寄存器，4个段寄存器和2个控制寄存器,41,通用寄存器,数据寄存器（,AX，BX，CX，DX）,,地址指针寄存器（,SP，BP）,,变址寄存器（,SI，DI）,,42,通用寄存器,①数据寄存

20、器,,4,个,16,位：,AX,，,BX,，,CX,，,DX,,8,个,8,位：,AH,，,AL,；,BH,，,BL,；,CH,，,CL,；,DH,，,DL,,多数情况下，用于算术运算或逻辑运算指令中。,,有些指令中，有特定的用途。,43,通用寄存器,AX：,累加器；所有,I/O,指令都通过,AX,与接口传送信息，中间运算结果也多放于,AX,中；,,BX：,基址寄存器；,在间接寻址中用于存放基地址；,,CX：,计数寄存器；用于在循环或串操作指令中存放计数值；,,DX：,数据寄存器。,在间接寻址的,I/O,指令中存放,I/O,端口地址；,在,32,位乘除法运算时，存放高,16,位数,。,44,通

21、用寄存器,②指针寄存器和变址寄存器（,16,位，存放偏移地址）,,指针寄存器,(P,组,),：堆栈指针寄存器,SP,和基址指针寄存器,BP,。指示存取位于当前堆栈段中数据所在的地址。,,SP(Stack Pointer),：给出栈顶的偏移地址（入栈和出栈指令时）。,,BP(BasePointer),：存放位于堆栈段中的数据区基地址的偏移地址。,45,通用寄存器,②指针寄存器和变址寄存器（,16,位，存放偏移地址）,,变址寄存器,(I,组,),：源变址寄存器,SI,和目的变址寄存器,DI,。存放当前数据段的偏移地址。,,SI(Source Index),：源操作数的偏移地址。,DI(Destin

22、ation Index),：目的操作数的偏移地址。,46,通用寄存器,,47,BX,与,BP,在应用上的区别,作为通用寄存器，二者均可用于存放数据；,,作为基址寄存器，用,BX,表示所寻找的数据在,数据段,；用,BP,则表示数据在,堆栈段,。,48,段寄存器,段寄存器是为实现“,段加偏移,”寻址基址而设置的。,,4,个,16,位段寄存器，,8086/8088,指令可直接访问。,,CS(Code Segment),：存放代码段的段地址。,,SS(Stack Segment),：存放堆栈段的段地址。,,DS(Data Segment),：存放数据段的段地址。,,ES(Extra Segment),

23、：存放附加段的段地址，用于存放处理后的数据。,49,段寄存器,8086/8088 CPU,有,20,条地址线，具有寻址,1MB,存储空间。,,8086/8088,指令中给出的地址码仅有,16,位，指针寄存器和变址寄存器也只有,16,位长，不能直接寻址,1MB,大小的内存空间。,,用,8086/8088 CPU,内部一组,16,位段寄存器内容作为段地址，再由段寄存器左移,4,位形成,20,位的段起始地址，称为段基地址或段基址。这样，,8086/8088,就有可能寻址,1MB,存储空间。,,将,1MB,存储空间分成为若干个逻辑段，使每个逻辑段的长度为,64KB,（它由,16,位的偏移地址限定）。,

24、50,控制寄存器,IP,,指令指针寄存器，其内容为下一条要执行指令的偏移地址。,,FLAGS,,标志寄存器，存放运算结果的特征,,6个状态标志位（,CF，SF，AF，PF，OF，ZF）,,3个控制标志位（,IF，TF，DF）,51,标志寄存器,8086/8088,标志寄存器,F,为,16,位，用了其中,9,位。,,6,个状态标志位：,CF,，,PF,，,AF,，,ZF,，,SF,，,OF,,3,个控制标志位：,TF,，,IF,，,DF,52,状态标志位,状态标志位：反映算术或逻辑运算后结果状态，记录,CPU,的状态特征。,,①,CF(Carry Flag),：,进位标志,，,D0,位。,,执行

25、结果在最高位上，产生了一个进位或借位，,CF=1,；无进位或借位，,CF=0,。,,会受循环指令影响。,,②,PF(Parity Flag),：,奇偶性标志,，,D2,位。,,执行结果的低,8,位中有偶数个“,1,”时，,PF=1,；否则,PF=0,。,,用于机器中传递信息时，对产生的代码出错情况提供检测条件。现代程序设计已较少用。,53,状态标志位,③AF(Auxiliary Flag),：,辅助进位标志,，,D4,位。,,执行结果的低,4,位向高,4,位有进位或借位时，,AF=1,；否则,AF=0,。,,一般用在,BCD,码运算中。,,④,ZF(Zero Flag),：,零标志,，,D6,

26、位。,,如运算结果为零，,ZF=1,；,,如运算结果不为零，,ZF=0,。,54,状态标志位,⑤,SF(Sign Flag),：,符号标志,，,D7,位。,,如运算结果为负数，,SF=1,；,,如运算结果为正数，,SF=0,。,,⑥,OF(Overflow Flag),：,溢出标志,，,D11,位。,,如带符号数在进行算术运算时产生了溢出，,OF=1,；如无溢出，,OF=0,。,,溢出表示运算结果已经超出机器能够表示的数值范围。,55,状态标志位,给出以下运算结果及运算后各状态标志位的状态：,,10110110+11110100,,,10110110,,,+ 11110100,,10101

27、010,1,CF= OF=,,AF= PF=,,SF= ZF=,1,0,1,1,1,0,56,控制标志位,控制标志位：控制,CPU,的操作，由程序设置或清除。,,①,DF(Direction Flag),：,方向标志,，,D10,位。,,控制数据串操作指令的步进方向。,,若用指令,STD,将,DF=1,，数据串操作过程中地址自动递减；,,若用指令,CLD,将,DF=0,，则地址自动递增。,,②,TF(Trap Flag),：,跟踪,(,陷井,),标志,，,D8,位。,,为调试程序方便而设置的。,,若,TF=1,，,CPU,处于单步工作方式；,,若,TF

28、=0,，正常执行程序。,57,控制标志位,③,IF(Interrupt Flag),：,中断允许标志,，,D9,位。,,控制可屏蔽中断。,,若用指令,STI,将,IF=1,，允许接受外部从,INTR,引脚发来的可屏蔽中断请求；,,若用指令,CLI,将,IF=0,，禁止接受外部发来的可屏蔽中断请求。,,IF,的状态不影响非屏蔽中断,(NMI),请求，也不影响,CPU,相应内部的中断请求。,58,五、存储器寻址,59,存储器组织,20,条,AB,，寻址,1M,存储空间；,,按字节组织，每个字节唯一地址；,,字节：顺序存放,,字：低位字节放在低地址中高位字节放在高地址中,,双字：低位字是偏移量高位字

29、是段地址,,规则字：低位字节存放在偶数地址,,非规则字：低位字节存放在奇数地址,60,存储器组织,字节的存取需要1个总线周期。,61,存储器组织,规则字的存取需要1个总线周期，非规则字的存取需要2个总线周期。,62,存储器组织,1MB,存储空间，分成,2,个,512KB,的存储体,(,存储库,),；,,低位库：与数据总线,D,0,~D,7,相连，每个地址为偶数地址。,,高位库：与数据总线,D,8,~D,15,相连，每个地址为奇数地址。,63,存储器组织,地址总线,A,1,~A,19,可同时对高、低位库的存储单元寻址，,A,0,或,BHE,用于库的选择，分别接到库选择端,SEL,。,64,存储器

30、组织,8088,系统中，寻址空间,1MB,，单一的存储体，,1M×8,位。,,20,根地址线与,8,根数据线分别同,8088CPU,的对应地址线和数据线相连。,,8088CPU,每访问,1,次存储器只读,/,写,1,个字节信息。任何数据字都需要两次访问存储器才能完成读,/,写操作。,,8088,系统中，程序运行速度比在,8086,系统中慢些。,65,存储器分段,20,根地址总线，允许寻址,1MB,存储空间；,IP,、,SP,、,SI,、,DI,都是,16,位，直接寻址大空间,64KB,；,,为了寻址,1MB,存储空间，实行分段管理，每一段最长为,64KB,。,,段和段之间关系的：连续、分开、部

31、分重叠、完全重叠；,66,存储器分段,每个段大小可从一个字节开始，任意递增，最多包含,64KB,长的连续存储单元；,,每个段的,20,位起始地址,(,段基址,),，是能被,16,整除的数，即最后,4,位为零，可通过程序在段寄存器中装入,16,位段地址来设置；段地址是,20,位段基址的前,16,位。,,1,个程序所用的具体存储空间：,1,个或多个逻辑段；,,段基址存在,CS,、,SS,、,DS,、,ES,中，程序可从中给出的逻辑段中存取代码和数据；,,段区的分配是由操作系统完成的，系统允许程序员指定。,67,实际地址和逻辑地址,实际地址,(,也称为物理地址,),：,CPU,对存储器进行访问时的实

32、际寻址所使用的地址，对,8086/8088,来讲，用,20,位二进制数或,5,位十六进制数表示。,,逻辑地址,：程序和指令中表示的一种地址，由段地址和偏移地址两部分组成，用无符号的,16,位二进制或,4,位十六进制数表示。,,段地址,：,16,位段寄存器直接给出的,16,位地址。,,偏移地址,(,也称为偏移量或偏移,),：由指令寻址时的寄存器组合与位移量之和，,16,位的偏移量。表示所寻址的地址单元距离段起始地址之间的偏移。,68,实际地址和逻辑地址,,69,实际地址和逻辑地址,段地址,来源于：,CS,，,DS,，,SS,，,ES,,偏移地址,来源于：,IP,，,SP,，,BP,，,SI,，,

33、DI,70,BIU,根据执行操作的种类和,,要取得的数据类型来确定,,堆栈,8086/8088,系统中的堆栈是用段定义语句在存储器中定义的一个堆栈段，如同其它逻辑段，可在,1MB,的存储空间中浮动。,,一个系统堆栈数目不受限制，栈长度不超过,64KB,。,,堆栈由段寄存器,SS,和堆栈指针,SP,来寻址,,SS,：给出堆栈段的段基址；,,SP,：给定当前栈顶，即指出从堆栈的段基址到栈顶的偏移量。,,栈顶是堆栈操作的唯一出口，是栈地址较小的一端。,71,堆栈,为加快堆栈操作的速度，均以字为单位进行。,72,“段加偏移”寻址机制允许重定位,重定位：一个完整的程序块或数据块，可在存储器所允许的空间内

34、任意浮动，并定位到一个新的可寻址的区域。,,“段加偏移”寻址机制允许重定位,(,或再定位,),是一种重要特性。,,原来为,8086,在实模式下运行所编写的程序，在以后,80286,以上高型号微处理器中，当系统由实模式转换为保护模式时也可运行。,,各种通用计算机系统在运行同一软件和数据时能够保持兼容性。,73,存储器的保护模式,保护模式：,,支持多任务的工作模式，提供了多任务保护机制；,,内存段的访问受到限制，不能再随意存取数据段。,,保护模式下的内存访问,,不再直接从段寄存器中获得段基地址，段基地址存放在内存的段描述符表中，由段描述符寄存器给出段描述符表的基地址，段寄存器中仅存放段选择符。,7

35、4,保护模式下的存储器地址变换,75,内部寄存器小结,全部为,16,位寄存器,,只有,4,个数据寄存器分别可分为,2,个,8,位寄存器,,所有,16,位寄存器中：,,全部通用寄存器中，只有,AX,和,CX,中的内容一定为参加运算的数据，其余通用寄存器中的内容可能是数据，也可能是存放数据的地址；,,SP,中的内容通常为堆栈段的栈顶地址；,,段寄存器中的内容为相应逻辑段的段地址；,,IP,中的内容为下一条要取的指令的偏移地址；,,FLAGS,中有,9,位标志位,76,实模式下的存储器寻址小结,每个内存单元在整个内存空间中都具有惟一地址,,每个内存单元的地址都由两部分组成：,,段基地址段内相对地址（

36、偏移地址）,,段基地址决定了逻辑段在内存中所占的区域，改变段基地址，则改变了逻辑段的位置。,,一个逻辑段的默认长度为,64KB,，最小长度值为,16B,。,,逻辑段可以有多个，但只有,4,种类型。在一个程序模块中，每种类型的逻辑段最多只能有一个。,77,六、总线时序,78,时序,时序：,,CPU,各引脚信号在时间上的关系,,总线周期：,,CPU,完成一次访问内存（或接口）操作所需要的时间。,,一个总线周期至少包括4个时钟周期。,79,七、,8088,系统总线,80,主要内容：,总线的基本概念和分类；,,总线的工作方式；,,常用系统总线标准。,81,1.,概述,总线：,,,是,一组导线和相关的控

37、制、驱动电路,的,集合。是计算机系统各部件之间传输地址、数据和控制信息,的,通道。,地址总线（,AB）,,数据总线（,DB）,,控制总线（,CB）,,82,2.,总线分类,CPU,总线,,系统总线,,外部总线,片内总线,,片外总线,按相对,CPU,的位置分,,按层次结构分,,83,3.,总线的系统结构,单总线结构,,,,,,,,,,,,,,,,CPU,M,M,I/O,I/O,I/O,84,多总线结构,面向,CPU,的双总线结构,,,面向主存的双总线结构,双总线结构,,,多总线结构,,,85,面向,CPU,的双总线结构,存储器与,I/O,接口间无直接通道,,,,,,,,,,,,CPU,M,I/O

38、,I/O,I/O,,,,86,面向存储器的双总线结构,在单总线结构基础上增加一条,CPU,到存储器的高速总线,,,,,,,,,,,,,CPU,M,I/O,I/O,I/O,,,,87,现代微机中的多总线结构,88,4.,总线的基本功能,数据传送,,仲裁控制,,出错处理,,总线驱动,89,5.,常用系统总线,ISA（8/16,位）,,PCI（32/64,位）,,A,GP（,加速图形端口，用于提高图形处理能力）,,PCI-E,（,PCI Express,）,,目前最新的系统总线标准，采用串行方式传输数据，依靠高频率来获得高性能。,90,6.,总线的主要性能指标,总线带宽（,B/S）：,单位时间内总线

39、上可传送的数据量,,总线位宽（,bit,）：,能同时传送的数据位数,,总线的工作频率（,MHz,）,,总线带宽=（位宽/8）,,（工作频率/每个存取周期的时钟数）,91,7.,两种工作模式下的总线连接,8088可工作于两种模式下,,最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。,,最大模式为多处理器模式，控制信号较多，须通过总线控制器与总线相连。,92,最小模式下的总线连接示意图,,,,,8088,,CPU,,,•,,•,,,控制总线,,数据总线,,地址总线,地址,,锁存,数据,,收发,ALE,时钟发,,生 器,,,93,最大模式下的总线连接示意图,,,,,8088,,CPU,,,,,数据总线,,地址总线,地址,,锁存,数据,,收发,ALE,时钟发,,生 器,,,,总 线,,控制器,,,,,控制总线,94,本章小结,微处理器的一般构成,,8088CPU,的主要引线及其功能,,8088CPU,的内部结构,,内部寄存器功能,,寄存器中数据的含义,,8,位寄存器中存放的均为运算的数据,,存储器寻址,,逻辑地址，段基地址，偏移地址，物理地址,,堆栈,,栈顶地址，栈底地址，堆栈段基地址,95,谢谢大家！,96,