CMOS漏极开路门和三态门电路

《CMOS漏极开路门和三态门电路》由会员分享，可在线阅读，更多相关《CMOS漏极开路门和三态门电路（17页珍藏版）》请在装配图网上搜索。

1、2021/6/4 12021/6/4 2VDDvI1L vO2LvO1H vI2H1、 CMOS漏 极 开 路 门 电 路（ 1） 漏 极 开 路 门 电 路 的 结 构 和 符 号 线 与 ： 将 两 个 门 的 输 出 端 并 联 以 实 现 与 逻 辑 的功 能 。 观 察 如 下 的 实 现 电 路 ： 由 图 可 见 ： 电 流 很 大 ,器 件 会 损 坏 ;且 无 法 确定 输 出 是 高 还 是 低 电 平 。 解 决 此 问 题 可 采 用 漏 极开 路 （ OD） 门 代 之 。截 止导 通 导 通截 止2021/6/4 3 漏 极 开 路 (OD)的 与 非 门 电 路O

2、D与 非 门的 输 出 级AB L漏 极开 路输 出 A & LB C & DA & LB VDD逻 辑 符 号 线 与 的 逻辑 电 路 图 为 了 实 现 线 与 功 能 ,可 将 多 个 门 电 路 输 出 管 的漏 极 与 电 源 之 间 加 一 个 公 共 的 上 拉 电 阻 。L= AB CD2021/6/4 4(2)上 拉 电 阻 对 OD门 动 态 性 能 的 影 响A & B 逻 辑 电 路 图 &1&VDDRP VOVDDRNoffRP CLVDDRNonRP CLVO1.5K 1.5K100 100pF 1.5K1M 100pF高 电 平 低 电 平 低 电 平 高 电

3、平OD门 输 出 高 电 平 低 电 平 ： 放 电 时 间 常 数 10ns OD门 输 出 由 低 电 平 高 电 平 ： 充 电 时 间 常 数 为150ns， 上 升 时 间 很 长 ， 工 作 速 度 快 时 ， 应 避 免 用 以驱 动 大 电 容 负 载 。2021/6/4 5(3)上 拉 电 阻 计 算 RP(min)的 确 定 ： RP &1E & FC & DA & B VDD000011 74LS1074LS0474HC03 3 IILI0L只 有 一 个 OD门 导 通 情 况RP(min)= VDD- VOL(max)IOL(max)-IIL(total)IOL(ma

4、x) 驱 动 器 件 IOL最 大 值 VOL(max) 驱 动 器 件 VOL最 大 值IIL(total) 接 到 上 拉 电 阻 下 端 的 全 部 灌 电 流 负 载的 IIL总 值 。RP2021/6/4 6 RP(max)的 确 定 ： 000000 RP &1E & FC & DA & B VDD 3IIHI0ZI0ZI0Z IIH所 有 OD输 出 为 高 电 平 时IOZ(total) 全 部 驱 动 门 输 出 高 电 平 时 的 漏 电 流 总 和 ； VOH(min) 驱 动 器 件 VOH最小 值 ；IIH(total) 全 部 负 载 门 输 入 端 为 高 电 平

5、 时 的 输 入 电 流总 和 ；RP(max)= VDD- VOH(min)IOZ(total)+IIH(total) 实 际 上 ， 若 要 求 速 度 快 ， RP的 值 就 取 近 RP(min)的 标准 值 ， 若 要 求 功 耗 小 ， RP的 值 就 取 近 RP(max)的 标 准 值 。RP2021/6/4 7设 3个 漏 极 开 路 CMOS与 非 门 74HC03作 线 与 连 接 ， 驱 动 1个 TTL反 相 器 74LS04和 一 个 3输 入 与 非 门 74LS10 ， 试确 定 一 个 上 拉 电 阻 RP， 已 知 VDD=5V, IOZ= 5A 。解 ：

6、查 附 录 A， 得 相 关 参 数 如 下 ： CMOS参 数VOL（ max） = 0.33V; VOH（ min） = 3.84V; IOL（ max） = 4mA; （ 1） IIL（ total） = 2 0.4 = 0.8mAIIH（ total） = 4 0.02 = 0.08mA; IOZ（ total） = 3 5=15 A RP在 1.46k 12.21k间 ， 可 选 择 标 准 值 为 2k的 电 阻 。TTL门 参 数 ： IIL= 0.4mA; IIH（ min） = 0.02mA;RP（ min） = -VOL（ max）VDD -IIL（ total）IOL(m

7、ax) = 5-0.334-0.8 1.46k(2)RP（ max） = -VOH（ min）VDDIIH（ total） + IOZ（ total） = 5-3.840.015+0.08 12.21k2021/6/4 8OD门 的 应 用 例 子 ： （ a） 只 要 驱 动 门 的 IOL（ max） 大于 发 光 二 极 管 的 额 定 电 流 即 可 。 （ b） VO可 提 高 到近 12V;2021/6/4 92、 三 态 （ TSL） 输 出 门 电 路 三 态 输 出 门 电 路除 有 高 、 低 电 平 输 出外 ， 还 有 高 阻 输 出 状态 ， 称 高 阻 态 ， 或

8、禁止 态 。 A为 输 入 端 ， L为 输出 端 ， EN为 控 制 端（ 使 能 端 ） 。 TN 111 VDDTP LBCAEN 1AEN L（ 2） 符 号（ 1） 电 路2021/6/4 102、 三 态 （ TSL） 输 出 门 电 路 TN 111 VDDTP LBCAEN 1AEN L EN=1时 ， 若 A=0 EN=0时 ， 则 B=1， C=1TN导 通 ， TP截 止 ， L=0；若 A=1 则 B=0， C=0 TN截 止 ， TP导 通 ， L=1。总 有 B=1， C=0开 路 ， 既 不 是 低 电 平 ， 也 不 是 高 电 平 ， 称 高 阻 工 作状 态

9、 。 TN、 TP均 截 止 ， 输 出（ 3） 工 作 原 理2021/6/4 11（ 4） 三 态 输 出 门 的 真 值 表（ 5） 三 态 输 出 门 的 应 用三 态 输 出 门 电 路 主 要 用 于总 线 传 输 ， 如 右 图 计 算 机或 微 机 系 统 的 连 接 ， 可 按一 定 顺 序 将 信 号 分 时 送 到总 线 上 传 输 。2021/6/4 12七 、 CMOS传 输 门 （ TG）oI vv/ Io vv/CCTPTN+5V 0V TGoI vv/ Io vv/CC 传 输 门 由 两 管 栅 极 的 互 补 信 号 C和 C控 制 ， 当C=1时 ， 开

10、关 开 通 ； C=0时 ， 开 关 断 开 。 开 关 的 导 通电 阻 近 似 为 一 个 常 数 ， 阻 值 约 为 数 百 欧 。1、 电 路 结 构 2、 符 号3、 结 论2021/6/4 134、 作 为 模 拟 开 关 的 工 作 原 理 ：oI vv/ Io vv/CCTPTN+5V-5V 用 于 模 拟 电 路 时 ， C接 低 电 平-5V， TN栅 压 为 -5V， TP栅 压为 +5V ， 当 VI在 （ -5+5） V范 围 时 ， TN、 TP均 不 导 通 开关 是 断 开 的 。 VT 2VC接 高 电 平 +5V， TN栅 压 为 +5V， 当 VI在 （

11、-5+3） V范 围 时 TN导 通 ； TP栅 压 为 -5V， 当 VI在 （ -3+5）V范 围 时 TP导 通 ； 当 VI在 （ -3+3） V范 围 时 TN、 TP均 导 通 开 关 是 闭 合 的 。-5 +5+3-32021/6/4 144、 在 数 字 电 路 中应 用 的 工 作 原 理 ：oI vv/ Io vv/CCTPTN+5V0V 用 于 数 字 电 路 时 ， C接 低电 平 0V， TN栅 压 为 0V， TP栅压 为 +5V ， 当 VI在 （ 0+5）V范 围 时 ， TN、 TP均 不 导通 开 关 是 断 开 的 。 C接 高 电 平 +5V， TN栅

12、 压 为 +5V， 当 VI在 （ 0+3） V范围 时 TN导 通 ； TP栅 压 为 0V， 当 VI在 (+2+5)V范 围 时 TP导 通 ；当 VI在 （ 0+5） V范 围 时 TN、 TP至 少 有 一 个 导 通 开 关是 闭 合 的 。 0 +5+3+2VT 2V2021/6/4 15 用 CMOS传 输 门构 成 的 2选 1数 据选 择 器 如 图3.1.27所 示 。 当控 制 端 C=0时 ，输 入 端 X的 信 号被 传 到 输 出 端 ，L=X。 而 当 C=1时 ， L= Y。2021/6/4 16CMOS门 电 路 的 各 系 列 的 性 能 比 较13 .01.01374HCT系 列 0.00037 .5 2.974BCT系 列(BiCMOS)1575DP/pJ 1.51PD/mW 1075tpd/ns 74HC系 列4000B系 列 类 型参 数 0.0008722功 耗 是 信 号 频 率 为 1MHz时 的 值部 分 资 料 从 网 络 收 集 整理 而 来 ， 供 大 家 参 考 ，感 谢 您 的 关 注 ！