《51系列单片机P0端口具体讲解》由会员分享，可在线阅读，更多相关《51系列单片机P0端口具体讲解（5页珍藏版）》请在装配图网上搜索。
1、有关单片机P0 口具体讲解
PDIP42 rst
(RXD)PIO (TXD)P3.1 (INT0)P3,2 (INT1JP3.3 (TOJP3.4 £1)P3.5 (WR)P3.6 (RD)P3.7
XTAL2
XTAL1
GND PWRGND (A8)P2.0 (A9)P2.1 (A1O)P2.2 (A11)P2.3 (A12)PZ4 (A13JP2.5 (A14)P2.6 (A15)P27
A
■"嚨 42
E
2
41
E
3
40
E
4
39 i
L
5
38
E
6
37
E
7
36
8
35
E
g
34
2、
10
、——33
E
11
89S51/52 32
12
31
E
13
30
E
14
29
15
28
z
16
27
E
17
26
F
18
25
F
19
24
F
20
23
21
22
i P1.7(SCK)
N P1.6(MISO)
> Pt5(MOSI)
< pt4
P1.3
a pi,2
I P1.1{T2EX)
I P1.0{T2) )VDD
I PWRVDD
X PO.O(ADO)
< P0.1(AD1)
1 P0,2(AD2)
< P0.3(AD3)
4 P0
3、.4(AD4)
4 P0.5(AD5)
4 P0,6(AD6)
X P0.7(AD7)
< EA/VPP
4 ALE/PROG
4 PSEN
图1
（一） 在我们讲解P0端口之前我们首先梳理一下各个端口有什
么不同之处:
P0 口有三个功能：
1、 外部扩展存储器时，当做数据（Data）总线（如图1中的D0~D7为数据总线接口）
2、 外部扩展存储器时，当作地址（Address）总线（如图1中的A0~A7为地址总线接口）
3、 不扩展时，可做一般的I/O使用,但内部无上拉电阻，作为输入或输出时应在外部接上拉电 阻（后面将详细介绍）。
P1 口只做I/O 口使用：
4、其内部有上拉电阻。
P2 口有两个功能：
1、 扩展外部存储器时，当作地址总线使用（如图 1中的A8~A15为地址总线接口）
2、 做一般I/O 口使用，其内部有上拉电阻；
P3 口有两个功能：
除了作为I/O使用外（其内部有上拉电阻），还有一些特殊功能，由特殊寄存器来设置，具体功 能请参考我们后面的引脚说明。
PO 口的结构
读引脚
（二）由图2可以看出每个P0 口都有这些元件：
一个锁存器，
5、两个三态输入缓冲器和一个输出驱动电路组成
在访问外部存储器时， P0是一个真正的双向口，当 P0输出地址/数据信息时，CPU内部法
控制电平“ 1”来打开上面的与门，又使模拟开关 MUX把地址/数据信息经过反相器和 T1
接通（我们称上面的场效应晶体管 FET为T1，下面的场效应管 FET为T2）；
输出的地址/数据信息既通过与门去驱动 T1,又通过反相器去驱动 T2,是两个FET构成推
拉输出电路；
1当 P0 口作为外部扩展存储器的数据地址总线时：
若地址数据信息为“ 0”，那么这个信号就使得 T1截止，使T2导通（经过反反相器作 用使得T2接收到的信号为“ 1”，根据场效应
6、晶体管的特性， T2导通），若T2导通，那
么T2的上下两个N极就导通，而发射极（下面的 N极）接地信号则为“ 0”，这样P0
口就相当于接收到了“ 0”信号；
若地址数据信息输入“ 1”，则该信号使 T2截止，使T1导通，在T1导通情况下，T1 的上下N极导通，使得 VCC与P0相同，从而输出高电平，即“ 1”信号；
若从P0 口输入信号，信号从引脚通过输入缓冲器进入内部总线；
2.当P0 口作为一般I/O 口使用时：
CPU内部发布控制信号“ 0”，封锁与门，使得 T1截止，同时使模拟开关 MUX把锁存 的非Q端与T2端的栅极接通；
在P0 口作为输出时，由于非 Q端和T2的
7、倒相作用，那么内部总线上的信息与到达 P0 口上的信息是同相的，只要写脉冲加到锁存器的 CL端，内部总线上的信息就会 P0的
引脚上；
但是由于此时T2为漏极开路输出，所以要外接上拉电阻。
当P0作为输入时，由于该信号既加到 T2又加到下面的三态缓冲器。现在我们假设我们刚
刚输出的信号为“ 0”，也就是输入锁存器的数据为“ 0”，经过非Q达到T2使T2导通，这 样P0引脚上的信号就被 T2钳在“ 0”电平上，这样就使输入的“ 1”无法读入。那么我们 就必须在输入信号前，应该先向锁存器 Q端写“ 1”，非Q就为“ 0”，使T2截止，这就是
所谓的“准双向口”的解释。但是在访问片外存储器时， CPU会自动向锁存器 Q写入“1”，
所以对用户而言 P0 口作为数据/地址总线时，是一个真正的双向口。
51系列单片机P0端口具体讲解
