89C52单片机模块

《89C52单片机模块》由会员分享，可在线阅读，更多相关《89C52单片机模块（12页珍藏版）》请在装配图网上搜索。

1、89C52单片机模块 1概述 1.1模块结构框图和功能描述 模块结构框图如图：采用 8位单片机89C52，时钟电路使用片内时钟振荡器，具有上电 复位和手动按键复位功能， 外接WDG复位电路。通过并行总线外扩了 128KW SRM和64K 的FLASH ROM ;串行扩 展：通过RS-232连接了 UART 口；通过跳线器可选两个 10 口来虚拟I2C总线，并外接带 I2C 总线的 EEPROM 和 RTC。 数据总线地址总线经总线驱 动后引出到总线插槽与其他 模块相连。模块的译码控制电 路由一片CPLD来完成。 1.2模块性能： + 5V单电源供电；正常，空闲 和掉电模式。

2、有电源指示灯。 MCU内部存储器：8KB片内FLASH/EE程序存储器，256Byte片内数据 RAM 外部存储器：128KW外部 SRAM 64KB 外部 FLASH ROM,256K EEPROM 串行接口 ：一个 UART接 口 , 一个虚拟I2C总线接口 12MHz工作频率 2模块主要芯片介绍 2.1 89C52 芯片 (1) 主要性能特点 兼容8052的单片机内核，12MHz额定工作频率(最大24MHz) ,8KB片内FLASH 程序存储器，256Byte片内数据RAM , 3个16位定时/计数器，32条可编程I/O 线，可允许2个优先级的8个中断源。 功能方块图 (

3、3)引脚排列 PDIP/Cerdip |T2] ■；T2 EX) P1.1 Pl 2 P1.3 P1.-5 P1I.5 P1.6- PT7 RST (RXD> P3.0 (TXD} F3-1 Onto} ■： T5Tf: (TO} tn* ；VJR：

4、 3.7 I AD7) □ SS?VPP 3 冉 LE，PE C G □ PSEN =1 P2.7 SA15} 二I P2 j0 I A14 ] □ P2.-5 iA13j =1 P2.4 i A12] □ P4.3 (All) 3 P2.2、A W) 二I P2 J "田 □ P2 0 ig 图0101-3 89C52 引脚排列 (4) 89C52单片机存储器 ♦片内ROM存储器 SFR映射到内部数据存储空间的高 128B,仅通过直接寻址来访问(地 址为X0H或X8H的SFR可位寻址)，并提供CPU和所有片上外设间的接口。 256Byte的内部数据存储器具

5、有直接寻址、间接寻址及位寻址等多种寻址方式。 ♦片内Flash程序存储器 作为89C52可寻址64k程序存储器的低8k空间，用于存放 用户程序代码。 (5) 89C52单片机接口资源 并行I / 0接口 P0: 当作为通用的I/O 口时，P0 口的引脚以“开漏”的方式输出，所以必需外加上拉电阻。 当作为外部程序或数据存储器的数据/地址总线时，内部控制信号为高电平，P0 口的引脚可 以在数据/地址总线的作用下实现上拉，不需要外加上拉电阻。 ♦ P1:具有内部的上拉功能，可作为准双向口(用作输入时引脚被拉成高电平)使用。作 为专用功能引脚，相应的口锁存器必须为 1状态。 ♦ P2

6、:具有内部的上拉功能，可作为准双向口(用作输入时引脚被拉成高电平)使用。作 为外部程序或数据存储器的高地址总线。 ♦ P3:具有内部的上拉功能，可作为准双向口(用作输入时引脚被拉成高电平)使用。作 为专用功能引脚，相应的口锁存器必须为 1状态。 (6) 89C52的SFR地址及复位值 OF&H OFFH OFOH B 00000000 0F7H OESH OEFH OEOH 00000000 0E7H ODBH

7、 (JDFH ODDH PSW 00000000 0D7H OC&H T2CON 00000000 T2MOD xxxxxxoo RCAP2L 00000000 RCAP2H 00000000 R2 00000000 TH2 00000000 □CFH 0C0- 0C7H DB&H IP XX00M0C OBFH 0B0- P3 mum GB7H 0A8l IE 0X000000 oafh

8、 OAOH P2 mum 0A7H 9&H SCON 30000000 S6UF XXXXXXXX 9FH 90H P1 mum 97H B&H TCON 00000000 TMOD 00000000 tld 00000000 TL1 00000000 TH0 00000000 TH1 00000000 8FH PC mum SP 00000111 DPL 00000000 DPH 00000000 PCON oxxxoooo

9、 87H 表0101-1 89C52 特殊功能奇存器列表 (7) 定时器/计数器 定时器0和定时器1的工作方式和51系列同。 Symbol Furiiction TT2 Timer 2 ovedlaw flag set by a Timer 2 overflow and niusl be cleared by soft^'are. TF2 will not be set when eitlher RCLK = 1 or TOLK = 1. EXF2 Tmer 2 evierral fl^g sei when eiih^f a

10、 capture or neload 唱 caused by s n电transition an T2EX snd EXE M2 = 1. When Timer 2 inierrupt is enabled, EXF2 = 1 will cause tlie CPU to vector to the Timer 2 interrupt routine. EXF2 must cleared by software E.XF? does not causa an inlerrupt in 岬down wunter mode (DCEN = 11 RCLK Receive clock enabl

11、e. When set” causes the serial port lo use Timer 2 overflow pulses for its receive cforik irn serial port Modes 1 snd 3. RCLK = 0 -causes Timer 1 overflow to be used for the receive cfodc. TCLK Transmit clod< &nabla When set, causes tli@ s^nal port lojuse Tuner 2 overflow puEse^ for rts transmit d

12、ock ii^表r01Q^r-2 巨即2曲 控^制^寄^存^器分布「〔 o^rflows to 晁 used for the transmit dock. EXEN2 Timer 2 external enabte 'A^en set. allots 3 capture or reload lo occur as 3 result of a negativie transifion on T2EX if Timer 2 is not beirtg used to dodi the serial peri. EXE忖2 = 0 causes Timer 2 to ignoce events

13、al T2EX. TR1 SlarVStop ccmitrol for Tuner 2. TR2 - 1 starts the timer. GT2 Tnrner or counter select for Timer 2- C/T2 = Ofor timer function. CZT2 = 1 for external event counter (falling edge triggered). CPRL2 QapturefReload select. CPfiLS = 1 causes captures lo occur on negate Vansilno& $1T2EX

14、 if EXEM2 = 1. CP/RL2 = 0 causes aufotnalic reloads io occur when Tinwr 2 or negative trarKifcns occur at T2EX Mun EXEN2= 1. When eilher RCLK w TCLK = 1, thrs bit 沽 ignored and lhe inner is forced lo auta-*eload on T m« 2 o^erFlo* 表0101-3 T2控制寄存器描述 定时器2可工作于自动装载定时，捕获计数或波特率发生方式。器 T2COr分布及描述: ♦工作

15、模式 定时器/计 式 选择重装 满足以 1.当 RCLK-TCLK CP MJ TR2 MODE Q 0 1 AiatD-Relaad 0 1 1 16-Bii Capnue 1 X 1 Baud Rate Genemor X X 0 (Off) 表0101-3 T2工作模式 数器2: 16位自动重装方 方式：CP/RL2= 0。 下任一条件自动重装： TH2和TL2溢出时 L1W 图0101-4 T2 16 位自动重装方式 2.当EXEN2= 1且T2EX发 生负跳 变。 定时器/计数器2: 16位捕获方式 选择捕

16、获方式：CP/RL2= 1。 捕获条件：当 EXEN2 1且T2EX发 生负跳变。 定时器/计数器2：波特率工 作方式 图0101-5 T2计数器16位捕获方式 fKiTE G^ZILLATOf? FREQUENCY CHVIKD BY 2. HOI 12 匚rri 5H 1 i 1—1 厂 cnwrrR-iL TU THN (H BHSj 旧七IT如 hher i OVERFLOW RCJP3L TIMER 1 OVERFLOW 诳 JC_. P1H V j 0

17、 1 1 • TRUHS-mOTI f COMTRQC NOTE : AVARUA BL fTY □字恵DDHlDTl 亂 EXTERNAL IHIERRUPT EHF _ TIKAZ * ~■ IHTERfflUPT 图0101-6 T2计数器：波特率工作方式 UART串行接口工作方式与51系列相同，不再叙述 (7) 89C82单片机中断系统 89C52提供具有2个优先级的8个中断源。 中断源、中断向量与中断优先级 INTO- 外部中断0请求。低电平有效。通过 P3.2引脚输入。 INT1- 外部中断1请求。低电平有效。通过 P3.3引脚输入。 T0

18、 — 定时器计数器0溢出中断请求 T1 — 定时器计数器1溢出中断请求 T2 定时器计数器2溢出中断请求 中断使用的SFR IE:中断使能寄存器 EA - ET2 ES ET1 EX1 ET0 EX0 EA 全局中断使能位，置1允许任何中断开放，置0禁止所有的中断 ET2 定时器2中断使能位，置1中断有效，置0禁止中断 ES UAR串行中断使能位，置1中断有效，置0禁止中断 ET1 定时器1中断使能位，置1中断有效，置0禁止中断 EX1 外部中断1使能位，置1中断有效，置0禁止中断 ET0 定时器0中断使能位，置1中断有效，置0禁止中断 E

19、X0 外部中断0使能位，置1中断有效，置0禁止中断 IP:断优先权寄存器 PT2 PS PT1 PX1 PT0 PX0  PT2 对定时器2中断，用户置1为高优先权，清0为低优先权 PS 对UAR中断，用户置1为高优先权，清0为低优先权 PT1 对定时器1中断，用户置1为高优先权，清0为低优先权 PX1 对外部中断1中断，用户置1为高优先权，清0为低优先权 PT0 对定时器0中断，用户置1为高优先权，清0为低优先权 PX0 对外部中断0中断，用户置1为高优先权，清0为低优先权 (8) 片外存储器扩展原理图 U1 PR1 .F4

20、70*8 、VCC P10 1 P11 2 P12 3 P13 4 P14 5 P15 —6 P16 7 P17 8 RESET —9 RXD 10 TXD 11 MCUINT0 12 MCUINT1 一13 T0 14 T1 15 MCU ~16 MCU RD~17 XTAL2 18 XTAL1 -19 GND 20 (T2)P1.0 (T2 EX)P1.1 (RXD1)P1.2 (TXD1)P1.3 (INT2)P1.4 (INT3)P1.5 (INT4)P1.6 (INT5)P1.7 RST (RXD)P3.0 (TXD)P3.1 (INT0)P3

21、.2 (INT1)P3.3 (T0)P3.4 (T1)P3.5 (WR)P3.6 (RD)P3.7 XTAL2 XTAL1 VSS VDD p0.0(AD0) p0.1(AD1) p0.2(AD2) p0.3(AD3) p0.4(AD4) p0.5(AD5) p0.6(AD6) p0.7(AD7) EA ALE PSEN p2.7(A15) p2.6(A14) p2.5(A13) p2.4(A12) p2.3(A11) p2.2(A10) p2.1(A9) p2.0(A8) 40 VC cr 39 38 37 36 35 34 33 32 31 EA 4 5 10

22、 7 30 ALE ALE11 29 PSEN GND 1 28 27 26 25 24 23 U2 U4 VCC R2 10K 89C52 SW3 EA GND 22 21 12 11 10 9| 8 7 6 5 26 23 25 4 28 3 31 2 D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 LE GND OE VCC 74LS573 10 GND 20一VC C PSEN 24 6右 ■Z A0 I/O0

23、 A1 I/O1 A2 I/O2 A3 I/O3 A4 I/O4 A5 I/O5 A6 I/O6 A7 I/O7 A8 A9 A10 NC A11 VCC A12 A13 A14 NC A15 A16 13 14 15 17 48 19 20 21 30 bVCC U3 628128 VCC 31 GND A0 I/O0 A1 I/O1 A2 I/O2 A3 I/O3 A4 I/O4 A5 I/O5 A6 I/O6 A7 I/O7 A8 A9 CS1

24、 A10 CS2 A11 OE A12 WE A13 A14 VCC A15 GND A16 NC 13 ■/ 14 y 失 T7 18 19 20 21 22 CS1_RAM 30一 VC C hMCU_RD ^^MCU_WR 32 VC C 16 GND 1 - 16 GND OE DGND WE CE AT29O10 图0101-7 外部SRAM和FLASH扩展原理图 p0 口作为低位地址和数据线，p2 口作为高位地址。 ALE :高时输出地址，低时输出数据 EA : SW3为EA选择开关，上拨为高，选择片内代

25、码空间，下拨为低，选择片外代码空 间。 附件中有外部SRAM的调试程序 2.2 MAX706 WDT芯片及复位电路 (1)功能 MAX706芯片具有电源监视和程序跑飞功能的监视，具有外部手动复位和内部计时器溢出 复位的功能。 ⑵MAX706管脚排列及功能介绍 号置低。 输入脚：/MR外部复位信号输入脚，当输入信号 电压＜0.8V时，/RESET脚产生复位信号 PFI电源监视信号输入端，当输入信号 电压＜1.25V时，/PFO脚置低。当不需要监视电源 时，可以接 GND或者VCC. WDI watchdog 信号输入端，当WDI信号 保持高或低1.6s时，内部计时器溢

26、出，且 WDO言 输出管脚： /RESET 当/MR端产生触发信号时置低， 如果VCC＜4.65V则一直保持低。当VCC 上升到4.65V以上且/MR端产生上升信号后保持 200ms然后置高。 /PFO 当PFI输入＜1.25v时置低，否则为高 /WDO 当内部计时器计到 1.6s溢出时置低，只到计时器清零时即可置高。 当以下任一条件满足时，内部计时器清零：1,产生 RESET言号； 2, WDI保持三态及高阻态； 3 ，WDI端出现上升和下降的跳变 复位电路原理图 U11 VCC FW1 10k VCC MR RESET WDO

27、 PFI WDI GND PFO 2 1 8 4 3 MAX706 J—C3 F C0.1uF 7 RESET 6 WDI 5 PFO 图0101-9 复位电路原理图 操作说明: 来自cpld的WDI信号，通过cpld内部编程与MCI地p1.4管脚相连，程序中的适当位 置要加上CPL P1.4（p1.4 管脚的取反），以不断地给 WDT送计时器的清零信号，保证 RESET 信号的正确。否则，RESET信号将会产生周期1.6s的复位。 2.3 232串口通讯 VCC -J 1 r + C5 2 叫 1.

28、0u 3 C1 + V+ C6 4 5 C4 刁_1.0u U8 VCC GND 16 15 C1- T1OUT 14 1.0u C2+ R1IN 13 C2- R1OUT 12 RXD 7 1.0u V- T1IN 11 TXD T2OUT T2IN 10 R2OUT R2IN O 5 MAX232 DB9 232串口通讯原理图 附件中有232串口通讯的调试程序 2.4 I 2C总线 VCC 1 1R5 5.1K Sda R6 5.1K VCC 8 GND 7 SC

29、L SCL 6 P11 SDA 5 P10 U9 J5 1 2 3 4 AT24C256 VCC A0 WP A1 SCL A2 SDA GND VCC 4 GND CON4 I2C总线原理图 附件中有I2C总线的调试程序 3模块器件分布及说明 J1 ZT "LS2 仆 75LS255 甲* * • 匚ZI 口 J2 □ AT23CQL0 628129 • U2 U7XC9536 r RUOg iU3 nT2iC256 izn UH J 口2 U6L ± ―匸＜] 匚T 叮

30、 口 u 二 sul 89C51 今 HAX232 图0101-10主模块器件分布图 J1, J2为总线插槽 J3为电源插座 J4为CPLD的编程插槽，从左到右顺序为 TMS,TDI,TDO,TCK,GND,VCC JP4为虚拟|2C总线跳线器，连通时 P1.0,P1.1为虚拟I2C线。 JP5为跳线器，连接时，P1.2端口控制D7发光管，置低点亮，置高灯灭。 SW1位复位按钮。 SW3为EA选择开关，向上拨为高，选择片内代码空间，向下拨为低，选择片外代码空间。 D4为电源指示灯，上电即点亮。 4模块系统资源分配 通过CPLD将地址信号进行译码，通过

31、对外部设备分配地址，单片机可以分别访问外 部设备。 系统的寻址能力：外部程序存储器 64KB ;数据存储器及外设公用 64KB。 模块中，外部 SRAM 地址空间为(0000H-7FFFH)，外设地址空间为 8000H-0FFFFH，当主 模块对外设寻址操作时 8位数据线和低位地址线通过驱动后送到总线上，驱动芯片片选为 8000H-0FFFFH 外设地址空间通过 CPLD译码电路又分为八个： /CS0 = A15 &/A14 &/A13 &/A12 (8000H-8FFFH) (9000H-9FFFH) (0A000H-0AFFFH) (0B000H-0BFFFH) (0C000H-0CFFFH) /CS1= A15 &/A14 &/A13&A12 /CS2= A15 &/A14&A13 &/A12 /CS3= A15 &/A14&A13&A12 /CS4= A15&A14 &/A13 &/A12 /CS5= A15&A14 &/A13&A12 (ODOOOH-ODFFFH) /CS6= A15&A14&A13 &/A12 (OEOOOH-OEFFFH) /CS7 = A15&A14&A13&A12 (0F000H-0FFFFH) 通过改变CPLD内部的设计，可以对外设空间进行重新分配。