Trimedia DSP芯片JTAG接口的仿真器设计

《Trimedia DSP芯片JTAG接口的仿真器设计》由会员分享，可在线阅读，更多相关《Trimedia DSP芯片JTAG接口的仿真器设计（12页珍藏版）》请在装配图网上搜索。

1、TrimediaDSP芯片JTAG接口的仿真器设计 TrimediaDSP芯片JTAG接口的仿真器设计摘要：提出TrimediaDSP芯片硬件仿真器的硬件电路组成和接口软件设计；介绍JTAG接口的标准、工作原理及在芯片中的实现。关键词：TrimediaDSP的JTAG接口EPP模式的并行口硬件仿真器 Trimedia集成电路是Philips公司新近推出的针对多媒体应用的一种高性能DSP。它能够进行高质量的视频和音频处理，可以通过在线调试工具——JTAG来专开发TrimediaDSP的各种资源菁和调试各种应用程序。为了能够满足研发垡、生产上对系统编程及工程上对现场调试髅的需要，开发了使用

2、方便、成本低的仿真逄器。 1仿真器硬件电路组成 图1为系统的组成框图。整个仿真器的功能可以由1片可编程逻辑器件来完成。图1中恿有两个接口：一个与TrimediaD哒SP的JTAG接口相连，另一个连接到裴计算机的并行接口。 之所以采用计算芝机的增强型并行接口，是因为现在一般的τ计算机都有如下几种端口：串行接口、并诲行接口、USB接口。串行接口速度不高欷，无法满足JTAG仿真器快速下载的要矗求；普通的并行接口，数据传输速率限制域在50～150kbps，也无法满足J淳TAG仿真器快速下载的要求；USB接口是种快速的计算机接口，最高速率可以钾达到12Mbps，但由于该接口速度是

3、鸦在数据以块方式传输时实现的，无法满足茎快速读写转换的要求，所以，也无法达到Ｏ我们要求的数据传输速率。而且一般的P蚯C上都安装了具有EPP和ECP功能的遁I/O控制器，在EPP模式下，可以只玄用1个IN或OUT指令来向I/O控制业器传输1个字节的数据，然后I/O控制噼器将会处理握手信号并产生选通信号。显锗然，在这种机器上的数据传输速度受到指临令执行速率的限制。通常在同时代的机器噶上很容易获得1～的数据传输速率。可见螽，增强型并行接口能够满足我们的需求，睽而且用EPP模式的并行接口进行开发的ㄆ难度较小。 图1系统的组成框图嵋 图2为仿真器硬件线路图。 矾TCK：

4、测试时钟，为TAP的控制器和鳄寄存器提供测试参考时钟，在TCK的同块步作用下通过TDI和TDO引脚串行移ご入或同数据及指令。 TMS：模式输况入信号，在TCK的上升沿时刻TMS的状态决定了TAP控制器即将进入的工作状态。 TDI：指令和数据寄存器的郴串行输入端，TAP的控制器的当前状态龆以及保存在指令寄存器的具体指令，决定逐了对于一个特定的操作由TDI装入哪个绲寄存器。在TCK的上升沿时刻，TDI氏引脚的数据被采样，结果送到JTAG寄薏存器中。 TDO：和TDI具有相同棣操作模式，只是在TCK的下降沿处改变萃状态。 TAP：测试访问端口。 毁从图2中知道，仿真

5、器的设计主要是可编绋程逻辑器件CPLD的设计，它将8位并妍行数据和串行数据进行相互转换。也就是ㄛ说，在JTAG端CPLD将产生TDI和TDO串行发送和接收时序，实现仿真肉器和TrimediaDSP芯片JTA璩G控制器的相互通信。在编程中可设置发升送和接收的8位数据寄存器，接收TMS飚的8位数据寄存器，4位计数器。发送和接收数据都以字节方式进行，不足8位数馑据的用0补齐。 data_reg和ルaddr_reg分别表示发送的8位数柚据和指令寄存器，data_flag表掣示数据是否发送或接收完毕，data_果tms_counter为串行发送数据棂时的计数器，oscnm为外接的TCK操时钟。

6、NDatastb、nWrite眉、nAddrstb、nReset为E「PP模式的并行接口控制信号，data吁为并行口的D0～D7数据总线，tms瑷jtag、tdijtag为连接到TA屙P控制器的TMS、TDI引脚线。 蕈 下面为数据和指令写入相应的寄存器鲎的VHDL例程： data_instruction_write:pro秒cess Begin ifthe酬n ifthen data_re龆gelse data_regend皿if; endif; Endprocess; tms_write:柜process Begi

7、n if忄then ifthen addr篙_regelse addr_reg辕endif; endif; En瓣dprocess; 下面为发送数据晦的VHDL例程： tms_tdi_柰write:process Beg份in ifthen ifthen tmsjtagendif; if蹦then ifthen tmsj善tagtdijtagelsifthe俸n tmsjtagtdijtage亥lsifthen tmsjtagt忝dijtagelsifthen t秭msjtagtdijt

8、agelsifthen tmsjtagtdijt蟪agelsifthen tmsjt诉agtdijtagelsifthen tmsjtag tdijtagelsifthe觏n tmsjtagtdijtagendif; endif; endif; Endprocess;  图3仿真器的DLL 2EP哝P接口控制软件 仿真器在Windows98操作系统中的DLL如图3所示蛳。图3中TriMediaTurboJ脖TAG仿真板和CorelisISA1钲00fJTAG

9、仿真板是第三方厂商提供碧的仿真板，而OtherJTAGBoaΕrd就是要自行设计的仿真板。选择何种仿真板，用户在使用调试软件时，可自行态选择。自行开发的仿真板需要有相应的动态链接库和驱动程序，它们需要命名如下狍：和。在Windows98操作系统下，由于可以直接使用EPP端口操纵，所ｉ以在Windows98操作系统下不需甏要相应的低层驱动——文件。在中至少包睡含以下4个函数： voidtmJtagReset;对DSP芯片进行复位 voidtmJtagInitBoard;对DSP芯片的TAP控制器进行又初始化 voidtmJtagSca斤nInstructionRegi

10、st摈er;传送给数据寄存器DR数据的函数★ 采用EPP端口的0x37BH和0丫x37CH地址，分别产生互锁的地址读捧或写周期和互锁的数据读或写周期。DLL通过EPP模式端口查询nwait信框号，以确定nWrite信号，进行发送卦或接收并行8位数据。用nDatast账b引脚锁定data数据和Instruction指令，用nAddrst [1][2]下一页RESET对设备进垌行复位； SEL_DATA_IN选择数据输入寄存器； SEL_DAT哈A_OUT选择数据输出寄存器； S勿EL_IFULL_IN选择输入数据满弩的标志寄存器； SEL_IFULL

11、_OUT选择输出数据满的标志寄存器； SEL_JTAG_CTRL选择控制盖寄存器； MACRO硬件测试模式的驿选择。 括号中的内容是指令的操作码泪，它们通过TDI引脚串行地移入指令寄孵存器IR。DLL被上层应用程序调用，迮进行Data数据和Instructi狙on指令的传送；同时，DLL会发送相＜应的TMS数据。 结语 TrimediaDSP芯片的广泛应用，开发出浣了使用方便、成本低的仿真器，对于减少掾产品的研发和生产周期，保证产品的顺利喙上市是非常有利的。 《TrimドediaDSP芯片JTAG接口的仿真莒器设计》一文由中国教育站摘录， 12 / 12