锁相环CD4046设计频率合成器

《锁相环CD4046设计频率合成器》由会员分享，可在线阅读，更多相关《锁相环CD4046设计频率合成器（9页珍藏版）》请在装配图网上搜索。

1、 目录 一、 设计和制作任务……………………………………………3 二、主要技术指标 ……………………………………………3 三、确定电路组成方案 …………………………………………3 四、设计方法 ……………………………………………………4 〔一〕、振荡源的设计 ………………………………………………………………4 〔二〕、N分频的设计 ………………………………………………………………4 〔三〕、1KHZ标准信号源设计〔即M分频的设计〕 …………………………5 五、锁相环参数设计…………………………………………………………

2、………6 六、电路板制作 ………………………………………………………………………7 七、调试步骤……………………………………………………………………………8 八、实验小结……………………………………………………………………………8 九、心得体会……………………………………………………………………………9 十、参考文献……………………………………………………………………………9 附录：各芯片的管脚图……………………………………………………………10 锁相环CD4046设计频率合成器 内容摘要： 频率合成是以一个或少量的高准确度和高稳定度的标准频率

3、作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用， 频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种根本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，本钱低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。 关键词：频率合成器 CD4046 一、 设计和制作任务 1． 确定电路形式，画出电路图。 2． 计算电路元件参数并选取元件。 3． 组

4、装焊接电路。 4． 调试并测量电路性能。 5． 写出课程设计报告书 二、主要技术指标 1．频率步进 1kHz 2．频率稳定度 ≤1KHz 3． 电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后〔M分频〕得到基准频率f1’，输入锁相环的相位比拟器〔PC〕。锁相环的VCO输出信号经可编程分频器〔N分频〕后输入到PC的另一端，这两个信号进行相位比拟，当锁相环路锁定后得到： f1/M=f1’=f2/N

5、 故 f2=Nf’1 (f’1为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。 四、设计方法 〔一〕、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。 〔二〕、N分频的设计 方案一：用一片CD4017作分频器组成2-9KHZ频率合成器。 4017构成二、三，┅九等分频器，将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频

6、率合成器。 方案二：单片CD4522频率合成器构成1-9kHz变化。 CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下： PE〔3〕=1时，D1—D4值置进计数器EN〔4〕=0，且CP〔6〕时，计数器〔Q1—Q4〕减计数；CF〔13〕=1且计数器〔Q1—Q4〕减到0时，QC(12)=1 Cr(10) =1时，计数器清零。 单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时那么A和1，2相连；当显示5时，那么A和14相连，其余类推。4

7、个100K电阻用来保证当拨盘开关为某脚不 和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE〔3〕=1， 那么N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。这时由于CF〔13〕=1，所以QC〔12〕=1，也即PE〔3〕=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC〔12〕就会出现一个高电平，也就是QC〔12〕应是CP的N分频信号。用改图电路代替上图中4017局部，组成1－9KHz频率合成器 方案三：用三片4522组成1——999HHZ频率合成器 如下列图，最终

8、应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。 图3 1——999HHZ频率合成器 方案比拟： 虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，结构清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和结构上都比拟复杂，但是可以到达1-999KHz的频率变化，所以选择方案三。 〔三〕、1KHZ标准信号源设计〔即M分频的设计〕 根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518〔共4个计数器〕组成一个1000分频器，也就是三个十分频器，这样就可把1MHz

9、的晶振信号变成1KHz的标准信号。如下列图所示： 通过前面的分析可以得到总体的设计电路图如下： 五、锁相环参数设计 本设计中，M固定，N可变。基准频率f’1定为1KHz，改变N值，使N=1~999，那么可产生f2=1KHz—999KHz的频率范围。锁相环锁存范围： fmin=100~1KHz 那么fmax/fmin=1K~11K 使用相位比拟器PC2 1） 假设R2≠∞，那么由fmax/fmin=1K-11K 由右图大概确定R2/R1的值约为〔1-10〕K 选定R1=10KΩ,可得R2=〔100-500〕KΩ。 选定Vdd=5-10v,参照右图与

10、fmin=100~1kHz可求出 C1=2*10-4uF 2） 假设R2=∞，由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v，可得C1=1.5*10-4~2*10-4uF 又 2fc=fmax+fmin=(1000.1~1001)kHz, 2fl=fmax-fmin=(999~999.9)kHz, T1=R3*C2 最终算出 R3*C2=2π*fl/(2πfc)2 令R3=10KΩ，那么C2≈ 六、电路板制作 在制作电路板之前，要先对整个电路结构及其在万用板的布局进行分析，然后画出实际的布线图。在焊电路板之前，应该

11、要做一些准备工作，把各个元器件和工具都准备好，很重要的一点就是要选择一块比拟新的万用板，这样在焊接过程中比拟好焊，容易使锡粘到铜圈上。由于要产生1KHz-999KHz的较高频率，所以在焊接电路时要尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。 为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接，如果稍微连错的话就不好改，所以在焊接时要非常的认真。焊接结果如下列图所示： 七、调试步骤 1、接上电源后，测试晶振产生的频率f0和经过各次分频后的频率fi。 晶振产生的频率f0〔Hz〕 第一次十分频f1〔Hz〕 第二次十分

12、频 f2〔Hz〕 第三次十分频 f3〔Hz〕 2、把开关往左拨，即断开4046与4522的连接，测试4046本身的振动频率 4046本身的振动频率f〔MHz〕 3、拨动拨码盘，测输出频率 拨码盘 输出频率f〔Hz〕 4046〔3〕脚频率f〔Hz〕 输出波形 1 976Hz 10 100 300 900 检测不到 999 检测不到 八、实验小结 在做实验过程中碰到一下几个问题： 1、 开始时，输出一直没有信号 首先我先检查了振荡源，M分频，N分频及锁相环模块，

13、先确定是那个模块出了问题。检查结果发现振荡源不起振，经过认真检查了电路，后来发现原来是自己没有认真阅读芯片资料，CD4049的电源是接1脚的，而我把电源给接16脚了。 2、振荡源起振后，输出仍然没有信号 1〕检查M分频，用示波器观察4518各级分频器的输出信号，输出结果为1KHz，显然M分频模块正常工作。 2〕检查锁相环局部，断开4046的鉴相器输入端〔3〕脚和4522的连线，让4046的〔3〕、〔4〕脚短接，即不分频。4046的〔14〕脚输入几KHz～几百KHz的CMOS信号，4046的〔4〕脚输出信号能跟踪〔14〕脚输入信号，所以锁相局部也正常。 3〕检查N分频，用函发源直接

14、给4522的输入端输入100kHZ信号，把拨码盘拨为100，观察输出信号是否为1KHz，结果发现没有输出信号，可以判断问题是出在N分频局部，然后搭成单级电路的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可以观察到分频器的输入、输出波形。 3、 输出波形不是方波 当输入频率较小时，输出是一个比拟好的方波信号，如果输出频率到达400KHz以上时，就会发现输出信号的边沿不够陡峭，为了解决这个问题，我在输出端在接了一个斯密特触发器74HC14，起到整形的效果。 4、当频率到700KHz以上时，发现频率偏差范围就比拟大，为了使能够调节，我通过一个定值电阻和电位器来作为

15、锁相环的R1和R2。 5、为什么当频率为900KHz以上时，4046的3引脚频率不能测到1KHz？ 我想原因应该有多种可能，一种是可能锁相环的锁定范围不能到达900KHz，但是4脚的输出频率为909.1KHz，从这个可以看出应该还是在锁相环的锁定范围的；另一种可能就是N分频的问题，当输入为100分频时，3脚可以测出1.012KHz，但是占空比已经是非常小的了，从示波器上只能看到一条线，当输入为900时，3脚信号的占空比更小了，示波器可能测不出来。 九、心得体会 通过本次实验，使自己对锁相环的工作原理及其应用有了较深的理解，锁相环应用愈广，锁相环是在无线电发射中使频率较为稳定的一种方法。

16、例如为相干解调提取参考载波、建立位同步等，也可以用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。 很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力。通过调试来发现自己的错误并分析及排除这些故障，结合自己在实验过程中碰到的问题，我觉得在调试过程中应该注意以下几点： A、调试时应该分模块进行调试，每个模块都测试成功之后再测试整体，这样可以更好的检查出问题所在。就比方这次实验，刚开始时，晶振不起振，这时我就用函发直接输入一个1MHz的频率作为频率源，检测M分频的输出是否正常，同样的做法来判断N分频是否正常。 B、要学会从检测结果中分析出是那些出来问题。比方在检测M分频过程中，发现第二片的4518输入为10KHz，但是输出没有信号，由此可以看出问题出在第二片的4518，我先检查了这块芯片的连线图是否正确，发现没有错误，可能是芯片出了问题，更换芯片后发现M分频正常工作，输出为1KHz。 十、参考文献 [1] 附录：各芯片的管脚图 〔a〕4017 〔b〕4522 〔c〕4049 〔d〕4518