74LS138管脚功能

《74LS138管脚功能》由会员分享，可在线阅读，更多相关《74LS138管脚功能（14页珍藏版）》请在装配图网上搜索。

1、word 74ls138引脚图 74HC138管脚图:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下：      当一个选通端〔G1〕为高电平，另两个选通端〔/(G2A)和/(G2B)〕为 低电平时，可将地址端〔A、B、C〕的二进制编码在一个对应的输出端以低 电平译出。     利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；假如外接一个反 相器还可级联扩展成 32 线译码器。     假如将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的

2、3线-8线译码器74LS138 3线-8线译码器74LS138的功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平〔S＝1〕时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平〔S＝1〕，译码器处于工作状态。否如此，译码器被禁止，所有的输出端被封锁

3、在高电平，如表3.3.5所示。这三个控制端也叫做“片选〞输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据〞输入端〔同时〕，而将作为“地址〞输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。 【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。

4、解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端〔当中的一个〕作为第四个地址输入端。 取第〔1〕片74LS138的和作为它的第四个地址输入端〔同时令〕，取第〔2〕片的作为它的第四个地址输入端〔同时令〕，取两片的、、，并将第〔1〕片的和接至，将第〔2〕片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为 图3.3.9 用两片74LS138接成的4线－16线译码器 式〔3.3.8〕明确时第〔1〕片74LS138工作而第〔2〕片74LS138禁 止，将的0000～0111这8个代码译成8个低电平信号。而式〔3.

5、3.9〕明确时，第〔2〕片74LS138工作，第〔1〕片74LS138禁止，将 的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。 同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。 例2． 74LS138 3－8译码器的各输入端的连接情况与第六脚〔〕输入信号A的波形如如下图所示。试画出八个输出引脚的波形。 解：由74LS138的功能表知，当〔A为低电平段〕译码器不工作，8个输出引脚全为高电平，当〔A为高电平段〕译码器处于工作状态。因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8

6、个输出引脚的波形如下： 即与A反相； 其余各引脚的输出恒等于1〔高电平〕与A的波形无关。 译码器是组合电路的一局部。所谓译码,就是把代码的特定含义“翻译〞出来的过程,而实现译码操作的电路称为译码器。译码器分成三类： 〔1〕二进制译码器：如中规模2-4线译码器74LS139,3-8线译码器74LS138等。 〔2〕二-十进制译码器：实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。 〔3〕显示译码器：用来驱动各种数字显示器,如共阴数码管译码驱动74LS48〔或74LS248〕共阳数码管译码驱动74LS47〔或74LS247〕等。 〔1〕将二进制2-4线译码器

7、74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。 图13 74LS139管脚排列图 图14 74LS138管脚排列图 表5 74LS139 2-4线译码器功能表 输入 输出 G B A Y0 Y1 Y2 Y3 1 0 0 0 0 x 0 0 1 1 x 0 1 0 1 注： 表中×为状态随意 表6 74LS138 3线-8线译码器功能表 输入

8、 输出 使能 选择 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2 C B A x 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 注：G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中，输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ～ Y7接LED发光二极管,接通电源,按表6输入各逻辑电

9、平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。 图15 74LS145管脚排列图 〔2〕将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9〞接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。 〔3〕将译码驱动器74LS48〔或74LS248〕和共阴极数码管LC5011-11〔547R〕

10、插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关〔即普通拨动开关〕代替。 图16 译码显示电路图 四、须知事项 插入或拔取集成片时须切断电源,不能带电操作。   译码器原理与常用译码器简介一. 译码器     译码器的功能是对具有特定含义的输入代码进展"翻译"，将其转换成相应的输出信号。     译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。     1．二进制译码器     (1) 定义     二进制译码器:能将n个输入变量变换成2n个输出函数，且输出

11、函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。     (2) 特点       ●　二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。       ●　在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。       ●　有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。     (3) 典型芯片     常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b

12、)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。        图7.7 T4138译码器的管脚排列图和逻辑符      图中，        A2、A1、A0 ------ 输入端；                Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端；                S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。     该译码器真值表如表7.1所示。   表7.1 T4138译码器真值表   输      入 S1   S2+S3   A2   A1   A0 输     

13、出 Y0  Y1  Y2  Y3  Y4  Y5  Y6  Y7 1     0     0    0   0 1     0     0    0   1 1     0     0    1   0 1     0     0    1   1 1     0     1    0   0 1     0     1    0   1 1     0     1    1   0 1     0     1    1   1 0     d     d    d   d d     1     d    d   d 0   1   1   1  1   1  1  

14、 1 1   0   1   1  1   1  1   1 1   1   0   1  1   1  1   1 1   1   1   0  1   1  1   1 1   1   1   1  0   1  1   1 1   1   1   1  1   0  1   1 1   1   1   1  1   1  0   1 1   1   1   1  1   1  1   0 1   1   1   1  1   1  1   1 1   1   1   1  1   1  1   1     由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和

15、A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。    2 .二-十进制译码器     二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。    例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。〔该译码器

16、的逻辑电路图和真值表见教材中有关局部〕    3. 数字显示译码器     数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的局部。     数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。     常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译 码器，该电路的输出

17、为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。〔74LS47逻辑图和真值表可参见教材中有关局部。〕      七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。     图7.8 七段译码显示原理与笔画与数字关系                                 4．译码器应用举例    

18、译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。     例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。    解 全减器:能实现对被减数、减数与来自相邻低位的借位进展减法运算，产生相减得到的差与向高位借位的逻辑电路。     令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表       输    

19、    入   输     出    输        入   输     出 Ai Bi Gi-1 Di Gi Ai Bi Gi-1 Di Gi 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 i和借位Gi的逻辑表达式为                                                             用译码器T4138和

20、与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式，将相应最小项的"非"送至与非门输入端，便可实现全减器的功能。逻辑电路图如图7.9所示。        图7.9 逻辑电路图     例2 用译码器和与非门实现逻辑函数F(A,B,C,D)=∑m(2,4,6,8,10,12,14)    解 给定的逻辑函数有4个逻辑变量，显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外，也

21、可以充分利用译码器的使能输入端，用3-8线译码器实现4变量逻辑函数。     用3-8线译码器实现4变量逻辑函数的方法：用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为           　　　　　     ──────────────              F(A,B,C,D)=(m2·m4·m6·m8·m10·m12·m14)     然后，将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0，逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样，当输入变量A=0时，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ产生m0～m7 ；当A=1时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生m8～m15。将译码器输出中与函数相关的项进展"与非"运算，即可实现给定函数F的功能。逻辑电路图如图7.10所示。     图7.10 逻辑电路图 14 / 14